JPS63273334A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS63273334A JPS63273334A JP10830887A JP10830887A JPS63273334A JP S63273334 A JPS63273334 A JP S63273334A JP 10830887 A JP10830887 A JP 10830887A JP 10830887 A JP10830887 A JP 10830887A JP S63273334 A JPS63273334 A JP S63273334A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- metal layer
- layer
- window
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000010410 layer Substances 0.000 claims abstract description 58
- 239000002184 metal Substances 0.000 claims abstract description 28
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 14
- 239000011229 interlayer Substances 0.000 claims abstract description 12
- 238000005530 etching Methods 0.000 claims abstract description 8
- 238000000151 deposition Methods 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 2
- 238000010276 construction Methods 0.000 abstract 1
- 238000005516 engineering process Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関する。
半導体装置の高集積代技術の一つとして多層配線技術が
採用されている。
採用されている。
第２図（ａ）〜（Ｃ）は従来の半導体装置の製造方法を
説明するための工程順に示した半導体チップの断面図で
ある。
説明するための工程順に示した半導体チップの断面図で
ある。
第２図（ａ）に示すように、半導体基板１の上に絶縁膜
２が設けられ、絶縁膜２の上に金属層を堆積し選択的に
エツチングして下層配線３を形成する。次に、下層配線
３を含む全表面に眉間絶縁膜４を形成し、下層配線の接
続窓形成部分の眉間絶縁膜４の表面に等方性エツチング
で浅い凹部９を形成する。
２が設けられ、絶縁膜２の上に金属層を堆積し選択的に
エツチングして下層配線３を形成する。次に、下層配線
３を含む全表面に眉間絶縁膜４を形成し、下層配線の接
続窓形成部分の眉間絶縁膜４の表面に等方性エツチング
で浅い凹部９を形成する。
次に、第２図（ｂ）に示すように、異方性エツチングで
凹部９の中央に凹部８の径より小さい窓６を選択的に形
成する。
凹部９の中央に凹部８の径より小さい窓６を選択的に形
成する。
次に、第２図（ｃ）に示すように、窓６を含む表面に金
属層を堆積し選択的にエツチングして窓６の下層配線３
と接続する上層配線８を形成する。
属層を堆積し選択的にエツチングして窓６の下層配線３
と接続する上層配線８を形成する。
上述した従来の半導体装置の製造方法は、下層配線の接
続窓および凹部に上層配線の一部が埋設される構造とな
って、接続窓における上層配線の被覆が不均一となり、
上層配線の接続窓部における断線や抵抗の増加などによ
り半導体装置の信頼性の低下をもたらずという問題点が
ある。
続窓および凹部に上層配線の一部が埋設される構造とな
って、接続窓における上層配線の被覆が不均一となり、
上層配線の接続窓部における断線や抵抗の増加などによ
り半導体装置の信頼性の低下をもたらずという問題点が
ある。
本発明の半導体装置の製造方法は、半導体基板上に設け
られた絶縁膜上に選択的に下層配線を設ける工程と、該
下層配線を含む全表面に層間絶縁膜を設け該眉間絶縁膜
上に前記下層配線の接続窓形成用パターンを有するホト
レジスト膜を形成する工程と、前記ホトレジスト膜をマ
スクとして前記層間絶縁膜をエツチングで除去し前記接
続窓を形成する工程と、前記接続窓を含む全表面に第１
の金属層を堆積しリフトオフ法により前記ホトレジスト
膜および前記ホトレジスト膜上の前記第１の金属層を除
去する工程と、前記接続窓の前記第１の金属層を含む全
表面に第２の金属層を堆積しこれを選択的にエツチング
で除去して前記下層配線と接続する上層配線を形成する
工程とを含んで構成される。
られた絶縁膜上に選択的に下層配線を設ける工程と、該
下層配線を含む全表面に層間絶縁膜を設け該眉間絶縁膜
上に前記下層配線の接続窓形成用パターンを有するホト
レジスト膜を形成する工程と、前記ホトレジスト膜をマ
スクとして前記層間絶縁膜をエツチングで除去し前記接
続窓を形成する工程と、前記接続窓を含む全表面に第１
の金属層を堆積しリフトオフ法により前記ホトレジスト
膜および前記ホトレジスト膜上の前記第１の金属層を除
去する工程と、前記接続窓の前記第１の金属層を含む全
表面に第２の金属層を堆積しこれを選択的にエツチング
で除去して前記下層配線と接続する上層配線を形成する
工程とを含んで構成される。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図（ａ）〜（ｆ）は本発明の一実施例を説明するた
めの工程順に示した半導体チップの断面図である。
めの工程順に示した半導体チップの断面図である。
まず、第１図（ａ）に示すように、半導体基板１の上に
設けられた絶縁膜２の上にスパッタリング等により金属
層を堆積し選択的にエツチングして下層配線３を形成す
る。
設けられた絶縁膜２の上にスパッタリング等により金属
層を堆積し選択的にエツチングして下層配線３を形成す
る。
次に、第１図（ｂ）に示すように、下層配線３を含む全
表面に窒化シリコン膜等の層間絶縁膜４を形成する。
表面に窒化シリコン膜等の層間絶縁膜４を形成する。
次に、第１図（ｃ）に示すように、眉間絶縁膜４の上に
下層配線の接続窓形成用パターンを有するホトレジスト
膜５を形成する。次に、ホトレジスト膜５をマスクとし
て層間絶縁膜４をエツチングして除去し、窓６を形成す
る。
下層配線の接続窓形成用パターンを有するホトレジスト
膜５を形成する。次に、ホトレジスト膜５をマスクとし
て層間絶縁膜４をエツチングして除去し、窓６を形成す
る。
次に、第１図（ｄ）に示すように、窓６を含む全表面に
金属層７を堆積する。窓６の形成により生ずる段差をな
くすために、金属層７の厚さは層間絶縁膜４の厚さとほ
ぼ同じにする。
金属層７を堆積する。窓６の形成により生ずる段差をな
くすために、金属層７の厚さは層間絶縁膜４の厚さとほ
ぼ同じにする。
次に、第１図（ｅ）に示すように、リフトオフ法により
ホトレジスト膜５およびホトレジスト膜５の上の金属層
７を除去し、窓６内にのみ金属層７を残す。
ホトレジスト膜５およびホトレジスト膜５の上の金属層
７を除去し、窓６内にのみ金属層７を残す。
次に、第１図（ｆ）に示すように、金属層７を含む全表
面に金属層を堆積し選択的にエツチングし金属層７を介
して下層配線３を接続する上層配線８を形成する。
面に金属層を堆積し選択的にエツチングし金属層７を介
して下層配線３を接続する上層配線８を形成する。
以上説明したように本発明は、下層配線の接続窓内のみ
に第１の金属層を埋込んで形成し、しかる後に、第１の
金属層を含む層間絶縁膜上に第２の金属層を堆積し選択
的にエツチングして上層配線を設けることにより、上層
配線の被覆を均一にし上層配線の接続窓部における断線
や抵抗の増加を防止し、信頼性を向上させるという効果
を有する。
に第１の金属層を埋込んで形成し、しかる後に、第１の
金属層を含む層間絶縁膜上に第２の金属層を堆積し選択
的にエツチングして上層配線を設けることにより、上層
配線の被覆を均一にし上層配線の接続窓部における断線
や抵抗の増加を防止し、信頼性を向上させるという効果
を有する。
第１図（ａ）〜（ｆ）は本発明の一実施例を説明するた
めの工程順に示した半導体チップの断面図、第２図（ａ
）〜（ｃ）は従来の半導体装置の製造方法を説明するた
めの工程順に示した半導体チップの断面図である。 １・・・半導体基板、２・・・絶縁膜、３・・・下層配
線、４・・・層間絶縁膜、５・・・ホトレジスト膜、６
・・・窓、７・・・金属層、８・・・上層配線、９・・
・凹部。
めの工程順に示した半導体チップの断面図、第２図（ａ
）〜（ｃ）は従来の半導体装置の製造方法を説明するた
めの工程順に示した半導体チップの断面図である。 １・・・半導体基板、２・・・絶縁膜、３・・・下層配
線、４・・・層間絶縁膜、５・・・ホトレジスト膜、６
・・・窓、７・・・金属層、８・・・上層配線、９・・
・凹部。
Claims (1)
- 半導体基板上に設けられた絶縁膜上に選択的に下層配
線を設ける工程と、該下層配線を含む全表面に層間絶縁
膜を設け該層間絶縁膜上に前記下層配線の接続窓形成用
パターンを有するホトレジスト膜を形成する工程と、前
記ホトレジスト膜をマスクとして前記層間絶縁膜をエッ
チングで除去し前記接続窓を形成する工程と、前記接続
窓を含む全表面に第１の金属層を堆積しリフトオフ法に
より前記ホトレジスト膜および前記ホトレジスト膜上の
前記第１の金属層を除去する工程と、前記接続窓の前記
第１の金属層を含む全表面に第２の金属層を堆積しこれ
を選択的にエチングで除去して前記下層配線と接続する
上層配線を形成する工程とを含むことを特徴とする半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10830887A JPS63273334A (ja) | 1987-04-30 | 1987-04-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10830887A JPS63273334A (ja) | 1987-04-30 | 1987-04-30 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63273334A true JPS63273334A (ja) | 1988-11-10 |
Family
ID=14481414
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10830887A Pending JPS63273334A (ja) | 1987-04-30 | 1987-04-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63273334A (ja) |
-
1987
- 1987-04-30 JP JP10830887A patent/JPS63273334A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04174541A (ja) | 半導体集積回路及びその製造方法 | |
| JP3123092B2 (ja) | 半導体装置の製造方法 | |
| JP2872086B2 (ja) | 半導体装置の製造方法 | |
| JPH04355951A (ja) | 半導体装置及びその製造方法 | |
| JPH11251433A (ja) | 半導体装置およびその製法 | |
| KR0134108B1 (ko) | 반도체 소자의 제조방법 | |
| JPH01140645A (ja) | 半導体集積回路装置の製造方法 | |
| JPH02111052A (ja) | 多層配線形成法 | |
| JPH02183536A (ja) | 半導体装置 | |
| JPS63226041A (ja) | 半導体集積回路装置の製造方法 | |
| JP2538245Y2 (ja) | 半導体装置 | |
| JP2734881B2 (ja) | 半導体装置の製造方法 | |
| JP2758765B2 (ja) | 半導体装置の製造方法 | |
| KR0167291B1 (ko) | 반도체소자의 전극배선 | |
| JPS63237443A (ja) | 半導体装置 | |
| JPH04326553A (ja) | 半導体装置の製造方法 | |
| JPS63312658A (ja) | 半導体装置の製造方法 | |
| JPH03248533A (ja) | 半導体集積回路装置 | |
| JPH0595048A (ja) | 半導体集積回路装置の製造方法 | |
| JPH06224196A (ja) | 半導体集積回路装置 | |
| JPS6148940A (ja) | 半導体装置の電極形成方法 | |
| JPS63166248A (ja) | 半導体集積回路装置及びその製造方法 | |
| JPH05251441A (ja) | 半導体集積回路装置の製造方法 | |
| JPH04352455A (ja) | 半導体素子の製造方法 | |
| JPH02105519A (ja) | 半導体集積回路の製造方法 |