JPH01140654A - トレンチキャパシタを備えた半導体集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は重金属イオンをゲッタリングする機能を有する
トレンチキャパシタを備えた半導体集積回路装置に関す
る。

［従来の技術］ 従来のトレンチキャパシタを備えた半導体集積回路装置
は以下のようにして製造されている。つまり、予め、サ
ンドブラスト法又はエキシマレーザ照射等によってシリ
コン基板裏面に、結晶欠陥層を形成する。次に、前記シ
リコン基板表面に溝エツチングのためのフォトレジスト
パターンを形成し、続いて反応性イオンエツチング（Ｒ
ＩＥ；Ｒｅａｃｔｉｖｅ　Ｉｏｎ　Ｅｔｃｈｉｎｇ）を
利用して前記シリコン基板をエツチングすることにより
溝を形成する。

次に、前記フォトレジストを除去した後、高温の酸素雰
囲気中で前記シリコン基板表面及び前記溝内壁及び溝底
面に５ｉＣ）２膜を形成する。次いで、全面にリンドー
プ多結晶シリコン膜を被着し、このリンドープ多結晶シ
リコン膜により前記溝を充填する。この場合に、リンド
ープ多結晶シリコン膜はその表面が平坦になるように形
成する。

次いで、所定のフォトレジストパターンを形成した後、
このフォトレジストをマスクにして、キャパシタ形成部
以外の領域の基板表面上のリンドープ多結晶シリコン膜
を選択的にエツチング除去する。

以上の工程により、トレンチキャノ（シタが形成され、
その後、熱処理すると、溝エツチングの際に溝内壁から
シリコン基板中に侵入した重金属イオンが前記シリコン
基板裏面の結晶欠陥層でゲッタリングされる。

［発明□が解決しようとする問題点］ ところが、上述した従来のトレンチキャパシタを有する
半導体集積回路装置においては、重金属イオンをゲッタ
リングする結晶欠陥層を、半導体集積回路装置の製造工
程における最も早い時期に、サンドブラスト又はエキシ
マレーザ照射による機械的歪によって形成している。こ
のため、トレンチキャパシタを形成する工程に先立って
、Ｎウェル又はフィールド酸化膜を形成するために熱処
理すると、この熱処理によって、結晶欠陥が回復してし
まい、トレンチキャパシタを形成するときにはゲッタリ
ングの効果が消失してしまうという欠点がある。

更に、結晶欠陥層がシリコン基板裏面に形成されている
ために、この結晶欠陥層がトレンチキャパシタの形成領
域から遠いので、ゲッタリングの効果が十分に得られな
いという欠点もある。従って、トレンチキャパシタの近
傍にゲッタリングしきれなかった残留重金属イオンが存
在し、この残留重金属イオンによってキャパシタに蓄積
された電荷がリークし、ＭＯＳダイナミックＲＡＭのホ
ールドタイムが悪化するという問題点がある。

本発明はかかる問題点に鑑みてなされたものであって、
トレンチキャパシタの周囲の基板中に侵入した重金属イ
オンを高効率でゲッタリングすることができ、その近傍
領域に重金属イオンが残留することが防止され、電荷の
リーク及びホールドタイムの悪化が抑制されたトレンチ
キャパシタを備えた半導体集積回路装置を提供すること
を目的とする。

［問題点を解決するための手段］ 本発明に係るトレンチキャパシタを備えた半導体集積回
路装置は、その表面から内部に向かって形成された溝を
有する半導体基板と、前記溝の底面に形成されたゲッタ
リング領域と、このゲッタリング領域上及び溝内壁に形
成された絶縁膜と、前記溝の底面上に形成された多結晶
シリコン領域と、この多結晶シリコン領域表面の酸化膜
と、この酸化膜上における前記溝の内部を充填するリン
ドープ多結晶シリコン領域とを有することを特徴とする
。

［作用コ 本発明においては、結晶欠陥層等のゲッタリング領域が
トレンチキャパシタ形成領域の溝底面に形成されている
。このため、溝をエツチング形成した際に半導体基板中
に侵入した重金属イオンはこの溝の近傍に設けられたゲ
ッタリング領域により高効率でゲッタリングされる。従
って、このトレンチキャパシタの近傍に重金属イオンが
残留することはなく、キャパシタに蓄積された電荷のリ
ーク及びホールドタイムの悪化が防止される。また、こ
の結晶欠陥層は溝の底面に形成されるから、トレンチキ
ャパシタ用の前記溝を形成した後に前記結晶欠陥層が形
成されることになる。従って、溝形成前にゲッタリング
効果が消失してしまうという事態が回避される。

［実施例］ 以下、本発明の実施例について添付の図面を参照して説
明する。第１図乃至第４図は本発明の実施例に係るトレ
ンチキャパシタを備えた半導体集積回路装置の製造方法
を工程順に示す断面図であり、第５図はその製造された
半導体集積回路装置を示す断面図である。第５図に示す
ように、Ｐ型シリコン基板１は、例えば、比抵抗が６Ω
・口であり、面方位が（１００）である。このシリコン
基板１には、その表面に開口する溝３が形成されている
。溝３は、例えば、深さが６μｍであり、この溝３の底
面には、例えば、アルゴンイオンを選択的にイオン注入
することにより結晶欠陥層５が形成されている。このア
ルゴンイオンの注入量は１×１０１４乃至ｌＸｌ０１５
イオン−ｃｍ　−２である。この溝３の内壁及び底面に
は、絶縁膜６ａが形成されており、この絶縁ｆｉ６ａは
シリコン基板１の表面に若干延出している。そして、こ
の溝３の底部には、厚さが、例えば、１．０Ωｍの多結
晶シリコン領域７ａが埋め込まれており、多結晶シリコ
ン領域７ａの上面には酸化膜８が設けられている。この
酸化膜８上の溝３の内部はリンドープ多結晶シリコン領
域９ａにより埋め込まれている。

このように構成された半導体集積回路装置においては、
リンドープ多結晶シリコン領域９ａがトレンチキャパシ
タの容量部電極となり、絶縁膜６ａが容量部絶縁膜とな
る。つまり、リンドープ多結晶シリコン領域９ａからな
る容量部電極と、絶縁膜６ａからなる容量絶縁膜とによ
り、トレンチキャパシタ１０が構成される。そして、こ
のトレンチキャパシタ１０の底部の近傍にゲッタリング
領域の結晶欠陥層５が配設されているから、トレンチキ
ャパシタ１０を形成した後、８５０℃以上の熱処理が加
えられる都度、結晶欠陥層５がトレンチキャパシタ１０
の周囲のシリコン基板１中に残留する重蚕属イオンをゲ
ッタリングする。従って、溝３の形成時にその周囲のシ
リコン基板１中に侵入した重金属イオンは溝３の近傍の
結晶欠陥層５により容易にゲッタリングされ、トレンチ
キャパシタ１０の近傍に重金属イオンが残留することは
ない。従って、この残留重金属イオンによる蓄積電荷の
リークが防止され、ＭＯＳダイナミックＲＡＭのホール
ドタイムの悪化が抑制される。

また、上述の如く構成されるトレンチキャパシタ１０に
おいては、容量絶縁膜６を挟んで容量部電極（リンドー
プ多結晶シリコン領域９ａ）と対向するシリコン基板１
と、この容量部電極とによって電荷が蓄積されるから、
多結晶シリコン領域７ａの残膜厚を十分に厚くすれば、
シリコン基板１側の電荷が結晶欠陥層５を介してリーク
することはない。

次に、このトレンチキャパシタを備えた半導体集積回路
装置の製造方法について説明する。

先ず、第１図に示すように、比抵抗が６Ω・Ω、面方位
が（１００）のＰ型シリコン基板１の表面にフォトレジ
スト２をパターン形成し、このフォトレジスト２をマス
クにして反応性イオンエツチングすることにより、シリ
コン基板ｌの表面にて開口する溝３を例えば６μｍの深
さに選択的に形成する。

次に、第２図に示すように、１５０にｅＶのエネルギー
のアルゴンイオン４をフォトレジスト２をマスクにして
溝３の底面に選択的に注入し、溝３の底面下に結晶欠陥
層５を形成する。この場合に、アルゴンイオン４の注入
量は、例えば、１×１０１４乃至ｌＸｌ０Ｉライオン’
　Ｃｌ１１　”−２である。

次に、第３図に示すように、フォトレジスト２を除去し
た後に、酸化膜と窒化膜とからなる絶縁Ｍ６を溝３の側
面及び底面並びに基板１の表面の上に形成する。その後
、多結晶シリコン膜７をその表面が平坦になるように全
面に被着し、この多結晶シリコン膜７により溝３を充填
する。

次に、第４図に示すように、多結晶シリコン膜７を均一
にエッチバックして、溝３内の底部に約１．０μｍの厚
さの多結晶シリコン領域７ａを残存させる。その後、前
記多結晶シリコン領域７ａの表面を酸化させて、酸化膜
８を形成す１゛る゛。次に、全面に、トレンチキャパシ
タの電極となるリンドープ多結晶シリコン膜９を被着し
、前記溝３をこのリンドープ多結晶シリコン膜９により
充填する。

次に、第５図に示すように、シリコン基板１の表面上の
リンドープ多結晶シリコン膜９及び絶縁膜６を選択的に
エツチング除去し、トレンチキャパシタ形成領域にリン
ドープ多結晶シリコン領域９ａ及び容量絶縁膜６ａを残
存させる。これにより、容量絶縁膜６ａと容量部電極の
リンドープ多結晶シリコン領域９ａとからなるトレンチ
キャパシタ１０が形成される。

このように、本実施例に係る半導体集積回路装置を製造
する方法においては、溝３を形成した後にその底面に結
晶欠陥層５を形成する。従って、結晶欠陥層５はトレン
チキャパシタの形成工程と並行して形成されるから、従
来のように、折角形成した結晶欠陥層５がトレンチキャ
パシタの形成工程より前の工程における熱処理によって
消滅してしまうという事態が回避される。

［発明の効果］ 以上説明したように本発明によれば、結晶欠陥層を、ト
レンチキャパシタの形成と並行して、しかもトレンチキ
ャパシタの直下の領域に形成するから、トレンチキャパ
シタの周囲の領域に侵入した重金属イオンを高効率でゲ
ッタリングすることができ、トレンチキャパシタの近傍
に重金属イオンが残留することが防止され、キャパシタ
に蓄積された電荷がリークしたり、ＭＯＳダイナミック
ＲＡＭのホールドタイムが悪化したりすることがない。

【図面の簡単な説明】

第１図乃至第４図は本発明の実施例に係るトレンチキャ
パシタを備えた半導体集積回路装置の製造方法を工程順
に示す断面図、第５図は本発明の実施例に係るトレンチ
キャパシタを備えた半導体集積回路装置を示す断面図で
ある。 １；シリコン基板、２°；フォトレジスト、３；溝、４
；アルゴンイオン、５；結晶欠陥層、６；絶縁膜、６ａ
；容量絶縁膜、７；多結晶シリコン膜、７ａ；多結晶シ
リコン領域、８；、酸化膜、９；リンドープ多結晶シリ
コン膜、９ａ；リンドープ多結晶シリコン領域、１ｏ；
トレンチキャパシタ　　　　　。

Claims (1)

【特許請求の範囲】
1. その表面から内部に向かって形成された溝を有する半導
   体基板と、前記溝の底面に形成されたゲッタリング領域
   と、このゲッタリング領域上及び溝内壁に形成された絶
   縁膜と、前記溝の底面上に形成された多結晶シリコン領
   域と、この多結晶シリコン領域表面の酸化膜と、この酸
   化膜上における前記溝の内部を充填するリンドープ多結
   晶シリコン領域とを有することを特徴とするトレンチキ
   ャパシタを備えた半導体集積回路装置。