JPH01143322A - 化合物半導体基板 - Google Patents
化合物半導体基板Info
- Publication number
- JPH01143322A JPH01143322A JP62300225A JP30022587A JPH01143322A JP H01143322 A JPH01143322 A JP H01143322A JP 62300225 A JP62300225 A JP 62300225A JP 30022587 A JP30022587 A JP 30022587A JP H01143322 A JPH01143322 A JP H01143322A
- Authority
- JP
- Japan
- Prior art keywords
- crystal
- semiconductor substrate
- compound semiconductor
- gaas
- doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はＳＬ単結晶上にエピタキシャル成長したＱｃＬ
Ａｓ化合物半導体基板の結晶欠陥低減方法に関する。
Ａｓ化合物半導体基板の結晶欠陥低減方法に関する。
従来の化合物半導体基板は、特開昭５７−１７１１１５
号公報に記載されているようにＳｋ基板上にＧａＡｓと
格子定数が比較的等しいＧｅのバッファ層を形成した後
にＧ５Ａｓ層を成長させ、ＳＬとＧｔＬＡｓ０４％異な
る格子定数の差を緩和して、結晶欠陥の少ないＧ−ＡＳ
のエピタキシャル層を得ていた。
号公報に記載されているようにＳｋ基板上にＧａＡｓと
格子定数が比較的等しいＧｅのバッファ層を形成した後
にＧ５Ａｓ層を成長させ、ＳＬとＧｔＬＡｓ０４％異な
る格子定数の差を緩和して、結晶欠陥の少ないＧ−ＡＳ
のエピタキシャル層を得ていた。
しかし、上記従来技術ではＳｂとＧｃＬＡｓの格子定数
差による結晶欠陥を十分に低減することができず、Ｇａ
Ａｓ差を１μｍ成長後も１０（至）程度の結晶欠陥が存
在して半導体結晶の電気特性を悪くしていた。
差による結晶欠陥を十分に低減することができず、Ｇａ
Ａｓ差を１μｍ成長後も１０（至）程度の結晶欠陥が存
在して半導体結晶の電気特性を悪くしていた。
本発明の目的はＧａＡｓ ｊ−中に生じる結晶欠陥を低
減して、電気的特性のすぐれた化合物半導体基板を提供
することにある。
減して、電気的特性のすぐれた化合物半導体基板を提供
することにある。
上記目的はＧ（ＬＡＳ結晶の成長中にＩ−をドープする
ことにより達成することができる。
ことにより達成することができる。
Ｉ−はＧａＡｓ結晶中で転位（結晶欠陥）の発生を抑え
る効果があり、ＳＬ結晶上にＧｃＬＡｓ層を成長させた
場合に格子定数の差により生じる結晶欠陥の伝搬を極（
短かい距離で低減できる効果がある。またＩ？ＬはＧａ
Ａｓ結晶にドープしてもＩ？ＬＡＳの分子を形成し、本
来のＱａＡｓの半導体的電気特性を大幅に変えることが
ないのでＧａＡｓ結晶で醒界効果型トランジスタ等のデ
バイスを作製しても、デバイス特性に大きな影響を与え
ない。
る効果があり、ＳＬ結晶上にＧｃＬＡｓ層を成長させた
場合に格子定数の差により生じる結晶欠陥の伝搬を極（
短かい距離で低減できる効果がある。またＩ？ＬはＧａ
Ａｓ結晶にドープしてもＩ？ＬＡＳの分子を形成し、本
来のＱａＡｓの半導体的電気特性を大幅に変えることが
ないのでＧａＡｓ結晶で醒界効果型トランジスタ等のデ
バイスを作製しても、デバイス特性に大きな影響を与え
ない。
以上、本発明の一実施例を第１図により説明する。
第１図はＳＬ基板１上にＭＢＥ（分子線エピタキシャル
）装置を用いてＩｎをドープしたＧｅＬＡｓ）−２を形
成した化合物半導体基板を厚さ方向に見た図である。こ
の化合物半導体基板の製造方法はＳＬ基板をフン酸等で
エツチング後、ＭＢＥ装置内の高真空雰囲気中で８５０
℃の熱処理を行ない、表面酸化被膜を除去した後に、４
００〜６００℃の範囲中の適切な基板温度でＧｃＬとＡ
ｓの分子線を当てＱａＡｓの結晶をエピタキシャル成長
させるものである。この時、Ｉｎの分子線をＧａの分子
線強度に比べて約２〜４桁程度低い値に設定することに
よりＧａＡｓ結晶中のＩｒＬのドープ量を１０ 〜１０
１ に制御して、結晶欠陥の少ない９ａｋｓ層を得るこ
とができる。第２図はＩ−を１０備 ドープしたＧａ
Ａｓ結晶を溶融ＫＯＨ液でエツチングした後、そのエッ
チピットのａを数えて結晶欠陥の数を調べたものである
。ＧａＡｓの成長膜厚によっても結晶欠陥の数は異なる
が、膜厚１μｍの所で比較すると■九ドープした基板の
エッチピンとはＩｎをドープしていない基板に比べて約
１桁少なくなる効果がある。
）装置を用いてＩｎをドープしたＧｅＬＡｓ）−２を形
成した化合物半導体基板を厚さ方向に見た図である。こ
の化合物半導体基板の製造方法はＳＬ基板をフン酸等で
エツチング後、ＭＢＥ装置内の高真空雰囲気中で８５０
℃の熱処理を行ない、表面酸化被膜を除去した後に、４
００〜６００℃の範囲中の適切な基板温度でＧｃＬとＡ
ｓの分子線を当てＱａＡｓの結晶をエピタキシャル成長
させるものである。この時、Ｉｎの分子線をＧａの分子
線強度に比べて約２〜４桁程度低い値に設定することに
よりＧａＡｓ結晶中のＩｒＬのドープ量を１０ 〜１０
１ に制御して、結晶欠陥の少ない９ａｋｓ層を得るこ
とができる。第２図はＩ−を１０備 ドープしたＧａ
Ａｓ結晶を溶融ＫＯＨ液でエツチングした後、そのエッ
チピットのａを数えて結晶欠陥の数を調べたものである
。ＧａＡｓの成長膜厚によっても結晶欠陥の数は異なる
が、膜厚１μｍの所で比較すると■九ドープした基板の
エッチピンとはＩｎをドープしていない基板に比べて約
１桁少なくなる効果がある。
上記効果はＭＢＥ法を用いて得られた結果であるが、Ｍ
ＤＣＶＤ （Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈａｎｉ
ｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉ ｔ−１ｏｎ ）法
やｌ、 ｐ Ｅ （Ｌｉｑｕｉｄ Ｐｈａｓｅ Ｅｐｉ
ｔａｘｙ ）法を用いても同様の結果が得られると思
われる。
ＤＣＶＤ （Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈａｎｉ
ｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉ ｔ−１ｏｎ ）法
やｌ、 ｐ Ｅ （Ｌｉｑｕｉｄ Ｐｈａｓｅ Ｅｐｉ
ｔａｘｙ ）法を用いても同様の結果が得られると思
われる。
また本方法ではＧｔＬＡＳ層全体にＩ７Ｌをドープして
いるが、■九ドープした層を８２７７層として１〜２μ
ｍ形成した後、その上に■九をドープしない層を形成し
ても結晶欠陥の少ないエピタキシャル層が得られる。
いるが、■九ドープした層を８２７７層として１〜２μ
ｍ形成した後、その上に■九をドープしない層を形成し
ても結晶欠陥の少ないエピタキシャル層が得られる。
本発明によればＩｎをドープすることによりＳＬとＧａ
Ａｓの格子定数差により生じた結晶欠陥を第２図に示す
ように極く薄いＧａＡｓの膜厚層で吸収でき、結晶欠陥
の少ないＧｃＬＡ８結晶をＳＬ基板上に形成することが
出来る。このためＧａＡｓの単結晶基板に比べて価格が
約１／１０程安く、かつ結晶品質の同程度な化合物半導
体の基板を入手できる効果がある。
Ａｓの格子定数差により生じた結晶欠陥を第２図に示す
ように極く薄いＧａＡｓの膜厚層で吸収でき、結晶欠陥
の少ないＧｃＬＡ８結晶をＳＬ基板上に形成することが
出来る。このためＧａＡｓの単結晶基板に比べて価格が
約１／１０程安く、かつ結晶品質の同程度な化合物半導
体の基板を入手できる効果がある。
第１図は本発明の一実施例の化合物半導体基板を厚さ方
向より見た側面図、第２図は第１図で示したＧ ａ Ａ
ｓ層の厚さに対してエッチビットの数の変化を示す線
図である。 １・・・ＳＬ基板、２・・・１．ドープＧ４Ａ３層。
向より見た側面図、第２図は第１図で示したＧ ａ Ａ
ｓ層の厚さに対してエッチビットの数の変化を示す線
図である。 １・・・ＳＬ基板、２・・・１．ドープＧ４Ａ３層。
Claims (1)
- １、Ｓｉ結晶上にＧａＡｓ結晶をエピタキシャル成長さ
せた半導体基板において、ＧａＡｓ結晶中にＩｎをドー
プして結晶欠陥の低減を行なったことを特徴とする化合
物半導体基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62300225A JPH01143322A (ja) | 1987-11-30 | 1987-11-30 | 化合物半導体基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62300225A JPH01143322A (ja) | 1987-11-30 | 1987-11-30 | 化合物半導体基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01143322A true JPH01143322A (ja) | 1989-06-05 |
Family
ID=17882223
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62300225A Pending JPH01143322A (ja) | 1987-11-30 | 1987-11-30 | 化合物半導体基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01143322A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04106916A (ja) * | 1990-08-27 | 1992-04-08 | Oki Electric Ind Co Ltd | ＧａＡｓ層の形成方法 |
-
1987
- 1987-11-30 JP JP62300225A patent/JPH01143322A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04106916A (ja) * | 1990-08-27 | 1992-04-08 | Oki Electric Ind Co Ltd | ＧａＡｓ層の形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2016088883A1 (ja) | 炭化珪素単結晶の製造方法及び炭化珪素単結晶基板 | |
| WO2017077988A1 (ja) | 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の製造方法 | |
| WO2017077989A1 (ja) | 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の製造方法 | |
| US12112985B2 (en) | Semiconductor substrate | |
| KR100323710B1 (ko) | 질화갈륨 반도체 레이저 기판의 제조방법 | |
| JPH11233440A (ja) | 半導体装置 | |
| JP3868407B2 (ja) | 化合物半導体層の形成方法 | |
| JPH01107515A (ja) | 半導体素子の製造方法 | |
| JPH01312821A (ja) | ヘテロエピタキシャル成長方法 | |
| JPS6398120A (ja) | 結晶成長方法 | |
| JP2696928B2 (ja) | ヘテロエピタキシャル成長方法 | |
| JPS63192227A (ja) | 化合物半導体のエピタキシヤル成長方法 | |
| JPH0620968A (ja) | 元素半導体基板上の金属膜／化合物半導体積層構造およびその製造方法 | |
| JPH088184A (ja) | 半導体素子の製造方法 | |
| JPS6117491A (ja) | 単結晶薄膜の製造方法 | |
| JPH04199812A (ja) | 半導体結晶成長方法 | |
| JPH01293611A (ja) | ヘテロエピタキシャル成長方法 | |
| JPH02142116A (ja) | エピタキシャル結晶成長法 | |
| JPH01291420A (ja) | 半導体基板の製造方法 | |
| JPH01122115A (ja) | 半導体ヘテロ構造の形成方法 | |
| JPS63276218A (ja) | 半導体薄膜結晶の成長方法 | |
| JPH0412091A (ja) | 半導体結晶のエピタキシャル成長方法 | |
| JPH0670974B2 (ja) | 化合物半導体エピタキシヤルウエハの製造方法 | |
| JPH06318545A (ja) | 化合物半導体ウェハ | |
| JPS6218710A (ja) | エピタキシヤルウエハの製造方法 |