JPH01293611A - ヘテロエピタキシャル成長方法 - Google Patents
ヘテロエピタキシャル成長方法Info
- Publication number
- JPH01293611A JPH01293611A JP63125388A JP12538888A JPH01293611A JP H01293611 A JPH01293611 A JP H01293611A JP 63125388 A JP63125388 A JP 63125388A JP 12538888 A JP12538888 A JP 12538888A JP H01293611 A JPH01293611 A JP H01293611A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- single crystal
- regrowth interface
- semiconductor layer
- interface surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ヘテロエピタキシャル成長方法に関し、例え
ば、シリコン（Ｓｔ）基板上へのガリウムヒ素（ＧａＡ
ｓ ）のへテロエピタキシャル成長に適用して好適なも
のである。
ば、シリコン（Ｓｔ）基板上へのガリウムヒ素（ＧａＡ
ｓ ）のへテロエピタキシャル成長に適用して好適なも
のである。
本発明のへテロエピタキシャル成長方法は、シリコン基
板上にシリコンと異なる種類の単結晶半導体層を形成し
、上記単結晶半導体層の表面に再成長界面を形成した後
、上記再成長界面の上に上記単結晶半導体層をさらに成
長させるようにすることによって、転位等の結晶欠陥密
度が低い良質の単結晶半導体層をシリコン基板上に簡単
な方法でヘテロエピタキシャル成長させることができる
ようにしたものである。
板上にシリコンと異なる種類の単結晶半導体層を形成し
、上記単結晶半導体層の表面に再成長界面を形成した後
、上記再成長界面の上に上記単結晶半導体層をさらに成
長させるようにすることによって、転位等の結晶欠陥密
度が低い良質の単結晶半導体層をシリコン基板上に簡単
な方法でヘテロエピタキシャル成長させることができる
ようにしたものである。
ヘテロエピタキシャル成長は、格子定数の異なる基板を
用いてエピタキシャル層を成長させる技術である。Ｓｉ
基板上へのＧａＡｓ層のへテロエピタキシャル成長はそ
の代表的な例である。しかしながら、ＧａＡｓの格子定
数は５．６５３４人であるのに対してＳｔの格子定数は
５．４３０８６人であり、それらの差は約４％と大きい
。このため、ｓｔｇ板上にＧａＡｓを直接成長させると
、このＧａＡｓは島状に成長し、層状のものは得られな
い、しかも、この島状のＧａＡｓ中には、Ｓｉ基板との
界面付近に転位等の結晶欠陥が１０′２個／ ｃｉ程度
も存在している。
用いてエピタキシャル層を成長させる技術である。Ｓｉ
基板上へのＧａＡｓ層のへテロエピタキシャル成長はそ
の代表的な例である。しかしながら、ＧａＡｓの格子定
数は５．６５３４人であるのに対してＳｔの格子定数は
５．４３０８６人であり、それらの差は約４％と大きい
。このため、ｓｔｇ板上にＧａＡｓを直接成長させると
、このＧａＡｓは島状に成長し、層状のものは得られな
い、しかも、この島状のＧａＡｓ中には、Ｓｉ基板との
界面付近に転位等の結晶欠陥が１０′２個／ ｃｉ程度
も存在している。
従って、Ｓｔ基板上に単結晶ＧａＡｓ層を直接成長させ
ることは困難であると言ってよい。
ることは困難であると言ってよい。
応用物理、第５５巻、第１１号（１９８６）第１０６９
頁から第１０７３頁においては、上述の問題を解決する
ことを目的とする二段階成長法について論じられている
。この二段階成長法によれば、まずＳｔ基板上に非晶質
または多結晶の薄いＧａＡｓ層を成長させた後、これを
熱処理（アニール）することにより固相成長させて単結
晶化し、この単結晶化されたＧａＡｓ層の上に能動層と
なる単結晶ＧａＡｓ ｌｉｌを成長させる。しかしなが
ら、この二段階成長法により成長されたＧａＡｓ層中に
存在する転位等の結晶欠陥密度は１０′１個／ｃｉａ程
度と依然として高く、その品質は不十分である。
頁から第１０７３頁においては、上述の問題を解決する
ことを目的とする二段階成長法について論じられている
。この二段階成長法によれば、まずＳｔ基板上に非晶質
または多結晶の薄いＧａＡｓ層を成長させた後、これを
熱処理（アニール）することにより固相成長させて単結
晶化し、この単結晶化されたＧａＡｓ層の上に能動層と
なる単結晶ＧａＡｓ ｌｉｌを成長させる。しかしなが
ら、この二段階成長法により成長されたＧａＡｓ層中に
存在する転位等の結晶欠陥密度は１０′１個／ｃｉａ程
度と依然として高く、その品質は不十分である。
そこで、近年、結晶欠陥密度をより低減することができ
る方法として、成長途中のＧａＡｓ層の表面に例えばＩ
ｎＧａＡｓ ／ ＧａＡｓ系の歪み超格子（Ｓｔｒａｉ
ｎｅｄＬａｙｅｒ ５ｕｐｅｒｌａｔｔｉｃｅ）を形成
し、この歪み超格子の上にさらにＧａＡｓ層を成長させ
る方法が提案されている。この方法によれば、この歪み
超格子により、この歪み超格子の下層の貫通転位を成長
方向から外れた方向に曲げることができ、従ってこの歪
み超格子の上にさらにＧａＡｓ層を成長させる際にこの
ＧａＡｓ層への貫通転位の伝播が妨げられる。その結果
、この歪み超格子の上に形成されるＧａＡｓ層中の転位
等の結晶欠陥密度はｌＯ７個／ｄ程度に低くなる。
る方法として、成長途中のＧａＡｓ層の表面に例えばＩ
ｎＧａＡｓ ／ ＧａＡｓ系の歪み超格子（Ｓｔｒａｉ
ｎｅｄＬａｙｅｒ ５ｕｐｅｒｌａｔｔｉｃｅ）を形成
し、この歪み超格子の上にさらにＧａＡｓ層を成長させ
る方法が提案されている。この方法によれば、この歪み
超格子により、この歪み超格子の下層の貫通転位を成長
方向から外れた方向に曲げることができ、従ってこの歪
み超格子の上にさらにＧａＡｓ層を成長させる際にこの
ＧａＡｓ層への貫通転位の伝播が妨げられる。その結果
、この歪み超格子の上に形成されるＧａＡｓ層中の転位
等の結晶欠陥密度はｌＯ７個／ｄ程度に低くなる。
しかしながら、上述の歪み超格子を形成する方法は、こ
の歪み超格子自体を形成するために複雑かつ高度な積層
技術が必要であり、しかも他種類の成長原料が必要であ
るという問題があった。
の歪み超格子自体を形成するために複雑かつ高度な積層
技術が必要であり、しかも他種類の成長原料が必要であ
るという問題があった。
従って本発明の目的は、転位等の結晶欠陥密度が低い良
質の単結晶半導体層をシリコン基板上に簡単な方法でヘ
テロエピタキシャル成長させることができるヘテロエピ
タキシャル成長方法を提供することにある。
質の単結晶半導体層をシリコン基板上に簡単な方法でヘ
テロエピタキシャル成長させることができるヘテロエピ
タキシャル成長方法を提供することにある。
Ｊｐｎ、 Ｊ、 Ａｐｐｌ、 Ｐｈｙｓ、 ２７ （１
９８８） Ｌｉ２Ｏにおいては、成長途中でＧａＡｓ
層の表面を一旦大気にさらすと、既に述べたＩｎＧａＡ
ｓ ／ ＧａＡｓ系歪み超格子と同様なヘテロ界面の特
性を示す再成長界面がその表面に形成されてしまうとい
う問題が提起されている。
９８８） Ｌｉ２Ｏにおいては、成長途中でＧａＡｓ
層の表面を一旦大気にさらすと、既に述べたＩｎＧａＡ
ｓ ／ ＧａＡｓ系歪み超格子と同様なヘテロ界面の特
性を示す再成長界面がその表面に形成されてしまうとい
う問題が提起されている。
本発明は、従来は問題であったこの事実をシリコン基板
上への単結晶半導体層のへテロエピタキシャル成長に積
極的に利用しようとするものである。
上への単結晶半導体層のへテロエピタキシャル成長に積
極的に利用しようとするものである。
すなわち、本発明のへテロエピタキシャル成長方法は、
シリコン基板（１）上にシリコンと異なる種類の単結晶
半導体層（５）を形成し、単結晶半導体Ｎ（５）の表面
に再成長界面（６）を形成した後、再成長界面（６）の
上に単結晶半導体層（８）をさらに成長させるようにし
ている。
シリコン基板（１）上にシリコンと異なる種類の単結晶
半導体層（５）を形成し、単結晶半導体Ｎ（５）の表面
に再成長界面（６）を形成した後、再成長界面（６）の
上に単結晶半導体層（８）をさらに成長させるようにし
ている。
単結晶半導体層の表面に形成される再成長界面は、原子
間の結合状態、組成等がこの単結晶半導体層の内部と異
なり、不純物も混入しており、結晶格子も歪んだ乱れた
薄い層である。この再成長界面は、Ｃ−Ｖ （Ｃａｐａ
ｃｉｔａｎｃｅ−ｖｏｌｔａｇｅ）特性やＤＬＴ Ｓ
（Ｄｅｅｐ Ｌｅｖｅｌ Ｔｒａｎｓｉｅｎｔ Ｃａｐ
ａｃｉｔａｎｃｅ ５ｐｅｃｔｒｏｓｃｏｐｙ）法によ
る深い準位の観察結果から、歪み超格子と同様なヘテロ
界面の特性を示すことがわかっている０本発明者の検討
によれば、この再成長界面は、歪み超格子と同様に貫通
転位の伝播を妨げる効果を有している。
間の結合状態、組成等がこの単結晶半導体層の内部と異
なり、不純物も混入しており、結晶格子も歪んだ乱れた
薄い層である。この再成長界面は、Ｃ−Ｖ （Ｃａｐａ
ｃｉｔａｎｃｅ−ｖｏｌｔａｇｅ）特性やＤＬＴ Ｓ
（Ｄｅｅｐ Ｌｅｖｅｌ Ｔｒａｎｓｉｅｎｔ Ｃａｐ
ａｃｉｔａｎｃｅ ５ｐｅｃｔｒｏｓｃｏｐｙ）法によ
る深い準位の観察結果から、歪み超格子と同様なヘテロ
界面の特性を示すことがわかっている０本発明者の検討
によれば、この再成長界面は、歪み超格子と同様に貫通
転位の伝播を妨げる効果を有している。
従って、上記した手段によれば、再成長界面の上に単結
晶半導体層を形成する際には、この再成長界面の下層の
貫通転位はこの再成長界面により主として横方向（シリ
コン基板の表面に平行な方向）に曲げられ、上方（シリ
コン基板の表面に垂直な方向−成長方向）への伝播が妨
げられる。その結果、この再成長界面の上に形成される
単結晶半導体層中の転位等の結晶欠陥密度は低（なる。
晶半導体層を形成する際には、この再成長界面の下層の
貫通転位はこの再成長界面により主として横方向（シリ
コン基板の表面に平行な方向）に曲げられ、上方（シリ
コン基板の表面に垂直な方向−成長方向）への伝播が妨
げられる。その結果、この再成長界面の上に形成される
単結晶半導体層中の転位等の結晶欠陥密度は低（なる。
しかも、この再成長界面は歪み超格子に比べてはるかに
簡単に形成することができる。これによって、結晶欠陥
密度が低い良質の単結晶半導体層をシリコン基板上に簡
単な方法でヘテロエピタキシャル成長させることができ
る。
簡単に形成することができる。これによって、結晶欠陥
密度が低い良質の単結晶半導体層をシリコン基板上に簡
単な方法でヘテロエピタキシャル成長させることができ
る。
以下、本発明の一実施例について図面を参照しながら説
明する。この実施例は、Ｓｔ基板上へのＧａＡｓ層のへ
テロエピタキシャル成長に本発明を適用した実施例であ
る。
明する。この実施例は、Ｓｔ基板上へのＧａＡｓ層のへ
テロエピタキシャル成長に本発明を適用した実施例であ
る。
第１図Ａに示すように、まずあらかじめ表面が清浄化さ
れたＳｔ基板ｌ上に例えば有機金属化学気相成長（ＭＯ
ＣＶＤ）法や分子線エピタキシー（ＭＢＥ）法により例
えば成長温度４１０°Ｃで例えば膜！２００人程度０非
晶質ＧａＡｓ層２を形成する。
れたＳｔ基板ｌ上に例えば有機金属化学気相成長（ＭＯ
ＣＶＤ）法や分子線エピタキシー（ＭＢＥ）法により例
えば成長温度４１０°Ｃで例えば膜！２００人程度０非
晶質ＧａＡｓ層２を形成する。
次に、例えば７２０°Ｃでアニールを行うことにより上
記非晶質ＧａＡｓＮ２を固相成長させて単結晶化する。
記非晶質ＧａＡｓＮ２を固相成長させて単結晶化する。
これによって、第１図Ｂに示すように、単結晶ＧａＡｓ
層３が形成される。この単結晶ＧａＡｓ層３中の転位等
の結晶欠陥密度は１０”個／ｄ程度と高い。
層３が形成される。この単結晶ＧａＡｓ層３中の転位等
の結晶欠陥密度は１０”個／ｄ程度と高い。
次に第１図Ｃに示すように、この単結晶ＧａＡｓ層３の
上にＭＯＣＶＤ法やＭＢＥ法により例えば７５０°Ｃ程
度の成長温度で単結晶ＧａＡｓ層４を例えば１μｍ程度
の厚さに成長させる。この単結晶ＧａＡｓ層４中の結晶
欠陥密度も上記単結晶ＧａＡｓ層３と同様に１０８個／
ｄ程度である。この後、この単結晶ＧａＡｓ層４の上に
ＭＯＣＶＤ法やＭＢＥ法により例えばＡ１１ｌ ＧａＩ
−ｘ Ａｓ層５を形成する。
上にＭＯＣＶＤ法やＭＢＥ法により例えば７５０°Ｃ程
度の成長温度で単結晶ＧａＡｓ層４を例えば１μｍ程度
の厚さに成長させる。この単結晶ＧａＡｓ層４中の結晶
欠陥密度も上記単結晶ＧａＡｓ層３と同様に１０８個／
ｄ程度である。この後、この単結晶ＧａＡｓ層４の上に
ＭＯＣＶＤ法やＭＢＥ法により例えばＡ１１ｌ ＧａＩ
−ｘ Ａｓ層５を形成する。
次に、このＡ１． Ｇａ、−ＸＡｓ層５等が形成された
Ｓｔ基ｔｒＩｉ、１を成長装置の外に一旦取り出し、こ
のＡＩ。
Ｓｔ基ｔｒＩｉ、１を成長装置の外に一旦取り出し、こ
のＡＩ。
Ｇａ１−ｘ Ａｓ層５の表面を大気にさらす。その結果
、第１図りに示すように、このＡｌＸＧａ、−、Ａｓ層
５の表面に再成長界面６が形成される。この再成長界面
６は、一般的に言ってＡＩＸ ＧａＩ−ｘ Ａｓ層５の
ＡＩ組成比Ｘが大きい方が厚（形成される。具体的には
、このＡＩ組成比Ｘは例えば０．５程度とすることがで
きる。
、第１図りに示すように、このＡｌＸＧａ、−、Ａｓ層
５の表面に再成長界面６が形成される。この再成長界面
６は、一般的に言ってＡＩＸ ＧａＩ−ｘ Ａｓ層５の
ＡＩ組成比Ｘが大きい方が厚（形成される。具体的には
、このＡＩ組成比Ｘは例えば０．５程度とすることがで
きる。
次に第１図已に示すように、この再成長界面６の上にＭ
ＯＣＶＤ法やＭＢＥ法により例えばＡＩ。
ＯＣＶＤ法やＭＢＥ法により例えばＡＩ。
ＧａＩ−ｙＡｓＮ７をさらに形成した後、このＡｌｙ
ＧａＩ−ｙＡｓＡｌＯ２に能動層として用いる単結晶Ｇ
ａＡｓＪｉｉ８を目的とする厚さ（例えば、最下層の単
結晶ＧａＡｓ層３からこの最上層の単結晶ＧａＡｓ層８
までの合計の厚さが３．５μｍ程度）に成長させる。な
お、上記Ａｌｙ Ｇａ、−、Ａｓ層７のＡＩ組成比ｙは
上記ＡＩ、 ＧａＩ−ｘ Ａｓ層５のＡＩ組成比Ｘと等
しくても良い。
ＧａＩ−ｙＡｓＡｌＯ２に能動層として用いる単結晶Ｇ
ａＡｓＪｉｉ８を目的とする厚さ（例えば、最下層の単
結晶ＧａＡｓ層３からこの最上層の単結晶ＧａＡｓ層８
までの合計の厚さが３．５μｍ程度）に成長させる。な
お、上記Ａｌｙ Ｇａ、−、Ａｓ層７のＡＩ組成比ｙは
上記ＡＩ、 ＧａＩ−ｘ Ａｓ層５のＡＩ組成比Ｘと等
しくても良い。
以上のように、本実施例によれば、成長装置の外にＳｉ
基板１を一旦取り出してＡ１． Ｇａ、−ｘＡｓＪｉ５
の表面を大気にさらすことにより再成長界面６を形成し
、この再成長界面６の上にＡＩ、 Ｇａ、□Ａｓ層７を
形成しているので、このＡｔ、 Ｇａ、−、ＡｓＮ７の
形成時には、この再成長界面６の下層の貫通転位はこの
再成長界面６により主として横方向に曲げられ、上方（
成長方向）への伝播が妨げられる。
基板１を一旦取り出してＡ１． Ｇａ、−ｘＡｓＪｉ５
の表面を大気にさらすことにより再成長界面６を形成し
、この再成長界面６の上にＡＩ、 Ｇａ、□Ａｓ層７を
形成しているので、このＡｔ、 Ｇａ、−、ＡｓＮ７の
形成時には、この再成長界面６の下層の貫通転位はこの
再成長界面６により主として横方向に曲げられ、上方（
成長方向）への伝播が妨げられる。
その結果、このＡＩ、 Ｇａｌ−、Ａｓ層７中に存在す
る転位、特に貫通転位の数が減少し、結晶欠陥密度は例
えば１０１個／ｄ程度に減少する。従って、この結晶欠
陥密度の低いＡｌｙ ＧａＩ−ｙ Ａｓ１ｉ ７上に形
成される単結晶ＧａＡｓｊｉＢ中の結晶欠陥密度も同様
に１０’個／ ｃｔＡ程度と低い。しかも、上記の再成
長界面６はＡＩＸＧａｐ−ＸＡｓ層５の形成後にＳｉ基
板１を成長装置の外に一旦取り出してこのＡｌｘ Ｇａ
Ｉ−Ｘ Ａｓ層５を大気にさらすだけで簡単に形成する
ことができる。すなわち、本実施例によれば、転位等の
結晶欠陥密度が低い良質の単結晶ＧａＡｓ１ｌｉ８をＳ
ｉ基板１上に簡単な方法でヘテロエピタキシャル成長さ
せることができることがわかる。
る転位、特に貫通転位の数が減少し、結晶欠陥密度は例
えば１０１個／ｄ程度に減少する。従って、この結晶欠
陥密度の低いＡｌｙ ＧａＩ−ｙ Ａｓ１ｉ ７上に形
成される単結晶ＧａＡｓｊｉＢ中の結晶欠陥密度も同様
に１０’個／ ｃｔＡ程度と低い。しかも、上記の再成
長界面６はＡＩＸＧａｐ−ＸＡｓ層５の形成後にＳｉ基
板１を成長装置の外に一旦取り出してこのＡｌｘ Ｇａ
Ｉ−Ｘ Ａｓ層５を大気にさらすだけで簡単に形成する
ことができる。すなわち、本実施例によれば、転位等の
結晶欠陥密度が低い良質の単結晶ＧａＡｓ１ｌｉ８をＳ
ｉ基板１上に簡単な方法でヘテロエピタキシャル成長さ
せることができることがわかる。
本実施例により得られる良質な単結晶ＧａＡｓ層８を能
動層として用いることにより、高速半導体素子等の高性
能の半導体素子の作製が可能となる。
動層として用いることにより、高速半導体素子等の高性
能の半導体素子の作製が可能となる。
また、この高速半導体素子と光半導体素子とのモノリシ
ック化により、高性能の光電子集積回路（ＯＥＩＣ）の
実現が可能となる。
ック化により、高性能の光電子集積回路（ＯＥＩＣ）の
実現が可能となる。
以上、本発明の一実施例について具体的に説明したが、
本発明は上述の実施例に限定されるものではなく、本発
明の技術的思想に基づく各種の変形が可能である。
本発明は上述の実施例に限定されるものではなく、本発
明の技術的思想に基づく各種の変形が可能である。
例えば、上述の実施例においては、ＡｌＸＧａ、□Ａｓ
ＡｓＯ２面を大気にさらすことにより再成長界面６を形
成しているが、この再成長界面６は、例えば、ＡＩＸ
Ｇａｐ−ｇ Ａｓ層５を形成した後に基板温度を下げ、
この状態で成長装置内の雰囲気を例えば窒素（Ｎ２）ガ
ス雰囲気に切り換えることによって形成することも可能
である。また、／ｌｌｙ Ｇａｐ−ｙＡｓＡｓ層７ずし
も形成する必要はなく、再成長界面６の上に単結晶Ｇａ
Ａｓ層８を直接形成することも可能である。さらに、Ａ
ＩＸ ｃｚａｌ−ｘ Ａｓ１ｉ５及びＡＩ。
ＡｓＯ２面を大気にさらすことにより再成長界面６を形
成しているが、この再成長界面６は、例えば、ＡＩＸ
Ｇａｐ−ｇ Ａｓ層５を形成した後に基板温度を下げ、
この状態で成長装置内の雰囲気を例えば窒素（Ｎ２）ガ
ス雰囲気に切り換えることによって形成することも可能
である。また、／ｌｌｙ Ｇａｐ−ｙＡｓＡｓ層７ずし
も形成する必要はなく、再成長界面６の上に単結晶Ｇａ
Ａｓ層８を直接形成することも可能である。さらに、Ａ
ＩＸ ｃｚａｌ−ｘ Ａｓ１ｉ５及びＡＩ。
Ｇａｐ−、Ａｓ層７を形成せず、単結晶ＧａＡｓ層４の
表面に再成長界面６を直接形成し、この再成長界面６の
上に単結晶ＧａＡｓ層８を形成することも可能である。
表面に再成長界面６を直接形成し、この再成長界面６の
上に単結晶ＧａＡｓ層８を形成することも可能である。
また、非晶質ＧａＡｓ層２の代わりに多結晶のＧａＡｓ
１ｉを用いることも可能である。さらにまた、単結晶Ｇ
ａＡｓ層４の成長は必ずしも二段階成長法により行う必
要はない。
１ｉを用いることも可能である。さらにまた、単結晶Ｇ
ａＡｓ層４の成長は必ずしも二段階成長法により行う必
要はない。
また、上述の実施例においては、Ｓｉ基板上へのＧａＡ
ｓＪｉのへテロエピタキシャル成長に本発明を適用した
場合について説明したが、本発明は、Ｓｉ基板上にＧａ
Ａｓ以外の単結晶半導体層をヘテロエピタキシャル成長
させる場合に適用することも可能である。
ｓＪｉのへテロエピタキシャル成長に本発明を適用した
場合について説明したが、本発明は、Ｓｉ基板上にＧａ
Ａｓ以外の単結晶半導体層をヘテロエピタキシャル成長
させる場合に適用することも可能である。
以上述べたように、本発明によれば、単結晶半導体層の
表面に再成長界面を形成した後、上記再成長界面の上に
上記単結晶半導体層をさらに成長させるようにしている
ので、この再成長界面の上に単結晶半導体層を形成する
際には、この再成長界面の下層の貫通転位はこの再成長
界面により上方（成長方向）への伝播が妨げられる。こ
のため、この再成長界面の上に形成される単結晶半導体
層中の転位等の結晶欠陥密度は低くなる。しかも、この
再成長界面は簡単に形成することができる。
表面に再成長界面を形成した後、上記再成長界面の上に
上記単結晶半導体層をさらに成長させるようにしている
ので、この再成長界面の上に単結晶半導体層を形成する
際には、この再成長界面の下層の貫通転位はこの再成長
界面により上方（成長方向）への伝播が妨げられる。こ
のため、この再成長界面の上に形成される単結晶半導体
層中の転位等の結晶欠陥密度は低くなる。しかも、この
再成長界面は簡単に形成することができる。
これによって、結晶欠陥密度が低い良質の単結晶半導体
層をシリコン基板上に簡単な方法でヘテロエピタキシャ
ル成長させることができる。
層をシリコン基板上に簡単な方法でヘテロエピタキシャ
ル成長させることができる。
第１図Ａ〜第１図Ｅは本発明の一実施例によるヘテロエ
ピタキシャル成長方法を工程順に説明するための断面図
である。 図面における主要な符号の説明 １：Ｓｉ基板、 ２：非晶質ＧａＡｓ層、 ３．４．８
：単結晶ＧａＡｓＮ５ ５ ： Ａｌｘ Ｇａ５−ｘ
Ａｓ層、６：再成長界面、 ７ ： Ａｌｙ Ｇａｐ
−ｙ Ａｓ層。 代理人 弁理士 杉 浦 正 知 −実馴し４列 第１図Ａ −°芙棒、Ａ列 第１図Ｂ −＝Ｊζ：ろ１吟−イクク 第１図り 一実ろ１４列 第１図Ｅ
ピタキシャル成長方法を工程順に説明するための断面図
である。 図面における主要な符号の説明 １：Ｓｉ基板、 ２：非晶質ＧａＡｓ層、 ３．４．８
：単結晶ＧａＡｓＮ５ ５ ： Ａｌｘ Ｇａ５−ｘ
Ａｓ層、６：再成長界面、 ７ ： Ａｌｙ Ｇａｐ
−ｙ Ａｓ層。 代理人 弁理士 杉 浦 正 知 −実馴し４列 第１図Ａ −°芙棒、Ａ列 第１図Ｂ −＝Ｊζ：ろ１吟−イクク 第１図り 一実ろ１４列 第１図Ｅ
Claims (1)
- 【特許請求の範囲】 シリコン基板上にシリコンと異なる種類の単結晶半導
体層を形成し、 上記単結晶半導体層の表面に再成長界面を形成した後、 上記再成長界面の上に上記単結晶半導体層をさらに成長
させるようにしたことを特徴とするヘテロエピタキシャ
ル成長方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63125388A JPH01293611A (ja) | 1988-05-23 | 1988-05-23 | ヘテロエピタキシャル成長方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63125388A JPH01293611A (ja) | 1988-05-23 | 1988-05-23 | ヘテロエピタキシャル成長方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01293611A true JPH01293611A (ja) | 1989-11-27 |
Family
ID=14908901
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63125388A Pending JPH01293611A (ja) | 1988-05-23 | 1988-05-23 | ヘテロエピタキシャル成長方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01293611A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5495823A (en) * | 1992-03-23 | 1996-03-05 | Mitsubishi Denki Kabushiki Kaisha | Thin film manufacturing method |
-
1988
- 1988-05-23 JP JP63125388A patent/JPH01293611A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5495823A (en) * | 1992-03-23 | 1996-03-05 | Mitsubishi Denki Kabushiki Kaisha | Thin film manufacturing method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5091767A (en) | Article comprising a lattice-mismatched semiconductor heterostructure | |
| JP3093904B2 (ja) | 化合物半導体結晶の成長方法 | |
| US7732306B2 (en) | Methods for producing improved epitaxial materials | |
| US5356510A (en) | Method for the growing of heteroepitaxial layers | |
| JPH05283336A (ja) | 化合物半導体層の形成方法 | |
| JPH01272108A (ja) | 化合物半導体の成長方法 | |
| US7259084B2 (en) | Growth of GaAs epitaxial layers on Si substrate by using a novel GeSi buffer layer | |
| JP2002299267A (ja) | 半導体基板の製造方法 | |
| JPH03284834A (ja) | 半導体装置の製造方法 | |
| JP2687445B2 (ja) | ヘテロエピタキシャル成長方法 | |
| JP3078927B2 (ja) | 化合物半導体薄膜の成長方法 | |
| JPH0263115A (ja) | 薄膜の選択成長方法 | |
| JPH02303118A (ja) | 半導体結晶成長方法 | |
| JP3985288B2 (ja) | 半導体結晶成長方法 | |
| JPH05267175A (ja) | 化合物半導体基板 | |
| JP2001102303A (ja) | 化合物半導体基板の製造方法 | |
| JP2719868B2 (ja) | 半導体基体及びその製造方法 | |
| JPH0425135A (ja) | 半導体基板 | |
| JPH0654763B2 (ja) | 半導体薄膜の成長方法 | |
| JPH01184815A (ja) | 半導体ウエハ及びその製造方法 | |
| JPH01291420A (ja) | 半導体基板の製造方法 | |
| Yao et al. | Fabrication of AlAs/Al/AlAs heterostructures by molecular beam epitaxy and migration enhanced epitaxy | |
| JPH05275328A (ja) | 半導体基板の形成方法 | |
| JPH05234907A (ja) | ＧａＡｓ基板及びＧａＡｓ基板の製造方法 | |
| JPH02263427A (ja) | 化合物半導体基板およびその製造方法 |