JPH01143364A - 光半導体受光素子 - Google Patents
光半導体受光素子Info
- Publication number
- JPH01143364A JPH01143364A JP62299864A JP29986487A JPH01143364A JP H01143364 A JPH01143364 A JP H01143364A JP 62299864 A JP62299864 A JP 62299864A JP 29986487 A JP29986487 A JP 29986487A JP H01143364 A JPH01143364 A JP H01143364A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductivity type
- peripheral edge
- low concentration
- avalanche photodiode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Light Receiving Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
横方向にｐ＋層を設けること、すなわち従来のｐ＋層の
外縁に沿ってｐ＋層を設けることにより、キャリアの外
方向への走行を防止する構成としたシリコン・アバラン
シェ・フォトダイオードに関シリコンＡＰＤにおいて９
４層の両側部分からキャリアが流れ出ずことを防止し、
当該ＡＰＤの量子効率を正確に得ることのできる光半導
体受光素子を提供することを目的とし、 一導電型半導体基板に低濃度一導電型層、高濃度一導電
型増倍層を形成し、増倍層の上に反対導電型拡散層が設
けられてなるアバランシェ・フォトダイオードにおいて
、増倍層の周縁には該低濃度一導電型層側に突出してな
る一導電型の周縁部が形成されてなることを特徴とする
光半導体受光素子を含み構成する。
外縁に沿ってｐ＋層を設けることにより、キャリアの外
方向への走行を防止する構成としたシリコン・アバラン
シェ・フォトダイオードに関シリコンＡＰＤにおいて９
４層の両側部分からキャリアが流れ出ずことを防止し、
当該ＡＰＤの量子効率を正確に得ることのできる光半導
体受光素子を提供することを目的とし、 一導電型半導体基板に低濃度一導電型層、高濃度一導電
型増倍層を形成し、増倍層の上に反対導電型拡散層が設
けられてなるアバランシェ・フォトダイオードにおいて
、増倍層の周縁には該低濃度一導電型層側に突出してな
る一導電型の周縁部が形成されてなることを特徴とする
光半導体受光素子を含み構成する。
本発明は、横方向にｐ＋層を設けること、すなわち従来
のｐ＋層の外縁に沿ってｐ＋層を設けるごとにより、キ
ャリアの外方向への走行を防止する構成としたシリコン
・アバランシェ・フォトダイオードに関する。
のｐ＋層の外縁に沿ってｐ＋層を設けるごとにより、キ
ャリアの外方向への走行を防止する構成としたシリコン
・アバランシェ・フォトダイオードに関する。
従来のシリコン・アバランシェ・フォトダイオード（以
下シリコンＡＰＤと略記する）は第４図（ａ）に示され
、図中、１１はシリコン基板（ウェハ）、１２はｐ−π
層（低濃度層）、１３はＰ＋層、１４はｎ型拡散層、１
５はｎ型のガードリング、１６は表面保護膜、１７は反
射防止膜（受光面となる）、１８は十電極、１９は一電
極、２０の符号をつけた黒丸印はキャリアである。ｐｎ
接合部はプレーナ技術で作り、なだれ領域を規定するｐ
＋層１３をイオン注入で形成し、反射防止膜１７はＳｉ
Ｏ２，Ｓｉ３Ｎ、、１などで作り、この膜は表面安定化
の役目も果す。周辺部での局部的ななだれ増倍を防ぎ−
様な増倍を行わせるためにガードリング１５が形成され
る。その他の部分の形成方法は一般に知られた方法によ
る。
下シリコンＡＰＤと略記する）は第４図（ａ）に示され
、図中、１１はシリコン基板（ウェハ）、１２はｐ−π
層（低濃度層）、１３はＰ＋層、１４はｎ型拡散層、１
５はｎ型のガードリング、１６は表面保護膜、１７は反
射防止膜（受光面となる）、１８は十電極、１９は一電
極、２０の符号をつけた黒丸印はキャリアである。ｐｎ
接合部はプレーナ技術で作り、なだれ領域を規定するｐ
＋層１３をイオン注入で形成し、反射防止膜１７はＳｉ
Ｏ２，Ｓｉ３Ｎ、、１などで作り、この膜は表面安定化
の役目も果す。周辺部での局部的ななだれ増倍を防ぎ−
様な増倍を行わせるためにガードリング１５が形成され
る。その他の部分の形成方法は一般に知られた方法によ
る。
第４図（ａｌのシリコンＡＰＤは、シリコン基板１１に
３００ ＫｅＶの加速電圧でボロン（Ｂ＋）をイオン注
入（チャネル注入）してｐ＋層１３を作り、次いで砒素
（Ａｓ）を拡散してガードリング１５を、また燐（Ｐ＋
）を拡散してｎ型領域１４を形成することによって作ら
れるものである。
３００ ＫｅＶの加速電圧でボロン（Ｂ＋）をイオン注
入（チャネル注入）してｐ＋層１３を作り、次いで砒素
（Ａｓ）を拡散してガードリング１５を、また燐（Ｐ＋
）を拡散してｎ型領域１４を形成することによって作ら
れるものである。
第４図（ｂ）は同図ｆａ）のデバイスの電界と基板深さ
方向の距離の関係を示す図で、横軸に電界強さＩＥＩを
、縦軸に深さ方向能％ｌｌｔ （Ｘ）を示す。第４図ｆ
ｂｌに矢印Ｉで示される領域に高電界が作られ、光ｈν
が基板に照射され基板に吸収されると、電子Ｏと正孔Φ
のベアを作り、電子はｐ＋層１３を越えてｎ型領域１４
内に入り、正孔は一電極１９へ走行し電極間に電流が流
れる。
方向の距離の関係を示す図で、横軸に電界強さＩＥＩを
、縦軸に深さ方向能％ｌｌｔ （Ｘ）を示す。第４図ｆ
ｂｌに矢印Ｉで示される領域に高電界が作られ、光ｈν
が基板に照射され基板に吸収されると、電子Ｏと正孔Φ
のベアを作り、電子はｐ＋層１３を越えてｎ型領域１４
内に入り、正孔は一電極１９へ走行し電極間に電流が流
れる。
従来シリコンＡＰＤは、既に説明したようにＢ＋をイオ
ン注入してＰ＋層を形成していた。この構造ではｐ−π
層で光を吸収することによって発生したキャリア２０は
、第４図（ｃ）のバンド図に示される如く、Ｐ＋層のポ
テンシャルの障壁を越えられない。なお同図で矢印Ｉで
示す範囲は同図（ｂｌで矢印１で示す範囲と同じである
。ただＰ＋の両側だけは濃度が小さいために、逆印加電
圧を増加することによって第４図ｆａｌに示される如く
キャリアが少しずつ流れ出す。この影響により、低い（
２０Ｖ以下）逆印加バイアスの範囲で、印加電圧ととも
に得られる光電流が第４図（ｄｌのＭ−Ｖ特性図に示さ
れる如く増加する。なお同図において、縦軸に増倍率（
Ｍ）、横軸に逆バイアス（Ｖ）をとる。
ン注入してＰ＋層を形成していた。この構造ではｐ−π
層で光を吸収することによって発生したキャリア２０は
、第４図（ｃ）のバンド図に示される如く、Ｐ＋層のポ
テンシャルの障壁を越えられない。なお同図で矢印Ｉで
示す範囲は同図（ｂｌで矢印１で示す範囲と同じである
。ただＰ＋の両側だけは濃度が小さいために、逆印加電
圧を増加することによって第４図ｆａｌに示される如く
キャリアが少しずつ流れ出す。この影響により、低い（
２０Ｖ以下）逆印加バイアスの範囲で、印加電圧ととも
に得られる光電流が第４図（ｄｌのＭ−Ｖ特性図に示さ
れる如く増加する。なお同図において、縦軸に増倍率（
Ｍ）、横軸に逆バイアス（Ｖ）をとる。
そのため増倍が起らない時の第４図（ｄｌに点線で示す
平坦部分での光電流つまり増倍率（Ｍ）−１のときの光
電流の値（光子に対する量子効率）が正確に得られない
問題がある。
平坦部分での光電流つまり増倍率（Ｍ）−１のときの光
電流の値（光子に対する量子効率）が正確に得られない
問題がある。
そこで本発明は、シリコンＡＰＤにおいてｐ″層の両側
部分からキャリアが流れ出すことを防止し、当該ＡＰＤ
の量子効率を正確に得ることのできる光半導体受光素子
を提供することを目的とする。
部分からキャリアが流れ出すことを防止し、当該ＡＰＤ
の量子効率を正確に得ることのできる光半導体受光素子
を提供することを目的とする。
上記問題点は、一導電型半導体基板に低濃度一導電型層
、高濃度一導電型増倍層を形成し、増倍層の上に反対導
電型拡散層が設けられてなるアバランシェ・フォトダイ
オードにおいて、増倍層の周縁には該低濃度一導電型層
側に突出してなる一導電型の周縁部が形成されてなるこ
とを特徴とする光半導体受光素子によって解決される。
、高濃度一導電型増倍層を形成し、増倍層の上に反対導
電型拡散層が設けられてなるアバランシェ・フォトダイ
オードにおいて、増倍層の周縁には該低濃度一導電型層
側に突出してなる一導電型の周縁部が形成されてなるこ
とを特徴とする光半導体受光素子によって解決される。
キャリアがＰ＋の両端からもれ出すのを防ぐために、Ｐ
＋層の周縁を第１図のように形成する。
＋層の周縁を第１図のように形成する。
２０Ｖ以下という低い電圧の範囲で、逆バイアスを印加
すると得られる光電流は、空乏層内で発生したキャリア
によるが、低いバイアスであるためＰ＋層のポテンシャ
ルの障壁を越えられず、Ｐ＋層の両端付近のキャリアだ
けが、光電流に寄与する。このキャリアのもれは印加電
圧を増加するに従ってともに増加する。このキャリアの
もれをゼロにすることによって、低逆バイアス（２０Ｖ
以下）において得られる光電流が印加バイアスに依存し
ないようになる。
すると得られる光電流は、空乏層内で発生したキャリア
によるが、低いバイアスであるためＰ＋層のポテンシャ
ルの障壁を越えられず、Ｐ＋層の両端付近のキャリアだ
けが、光電流に寄与する。このキャリアのもれは印加電
圧を増加するに従ってともに増加する。このキャリアの
もれをゼロにすることによって、低逆バイアス（２０Ｖ
以下）において得られる光電流が印加バイアスに依存し
ないようになる。
以下、本発明を図示の一実施例により具体的に説明する
。
。
本発明においては、Ｂ＋のイオン注入層の両端部１３＾
を第１図のようにする。同図の両端部１３Ａの濃度はｐ
＋Ｎ１３の中心部分と同程度とし、その厚さは数μｍと
する。これにより、低逆バイアス印加時のｐ＋層１３の
両端からのキャリアのもれはな（なり、この電圧範囲で
得られる光電流が印加バイアスに依存せず一定となる。
を第１図のようにする。同図の両端部１３Ａの濃度はｐ
＋Ｎ１３の中心部分と同程度とし、その厚さは数μｍと
する。これにより、低逆バイアス印加時のｐ＋層１３の
両端からのキャリアのもれはな（なり、この電圧範囲で
得られる光電流が印加バイアスに依存せず一定となる。
本発明による素子のＭ−Ｖ特性は第２図に示され、それ
を従来例の第４図ｆｄ）と比較すると、本発明による素
子はＭ＝１での光電流を容易に決めることができ、増倍
率（Ｍ）の絶対値を定めること、すなわち量子効率を決
定することができる。
を従来例の第４図ｆｄ）と比較すると、本発明による素
子はＭ＝１での光電流を容易に決めることができ、増倍
率（Ｍ）の絶対値を定めること、すなわち量子効率を決
定することができる。
第１図の素子を形成するには、その要部のみについて説
明すると、第３図ｆａ）に示される如く、シリコン基板
１１にランダム・イオン注入でボロン（Ｂ＋）を３００
０ ＫｅＶの加速電圧で打ち込み、２〜３μｍの深さの
ところにｐ＋型層１３を形成する。
明すると、第３図ｆａ）に示される如く、シリコン基板
１１にランダム・イオン注入でボロン（Ｂ＋）を３００
０ ＫｅＶの加速電圧で打ち込み、２〜３μｍの深さの
ところにｐ＋型層１３を形成する。
次いでウェハ全面にレジスト２１を塗布し、第３図（ｂ
）の平面図に示される如くｐ＋型層１３の外部にリング
状の開口部をバターニングし、１０００ ＫｅＶの加速
電圧でＢ＋をイオン注入して第３図ｔｃ＋に示される如
きｐ＋型の周縁部１３八を形成し、全面にエピタキシャ
ル層２２を成長する。以後、従来例と同様の工程で第１
図に示す素子を完成する。
）の平面図に示される如くｐ＋型層１３の外部にリング
状の開口部をバターニングし、１０００ ＫｅＶの加速
電圧でＢ＋をイオン注入して第３図ｔｃ＋に示される如
きｐ＋型の周縁部１３八を形成し、全面にエピタキシャ
ル層２２を成長する。以後、従来例と同様の工程で第１
図に示す素子を完成する。
以上のように本発明によれば、Ｍ＝ｌでの光電流を容易
に決めることができ、増倍率の絶対値を定めることがで
きる効果がある。
に決めることができ、増倍率の絶対値を定めることがで
きる効果がある。
第１図は本発明実施例断面図、
第２図は第１図の素子のＭ−Ｖ特性図、第３図（ａ）〜
（Ｃ１は本発明実施例の製造工程図、第４図（ａ）はシ
リコンＡＰＤ断面図、その（ｂｌは同図（ａ）の素子の
電界の強さと基板の深さ方向距離の関係を示す図、その
（Ｃ１は同図（ａｌのバンド図、その（ｄｉは同図（ａ
ｌの素子のＭ−Ｖ特性図である。 図中、 １１はシリコン基板、 １２はｐ−π層、 １３はｐ＋型層、 １３Ａは周縁部、 １４はｎ型拡散層、 １５はガードリング、 １６は表面保護膜、 １７は反射防止膜、 １８は十電極、 １９は一電極、 ２０はキャリア、 ２１はレジスト膜、 ２２はエピタキシャル層 を示す。 特許出願人 富士通株式会社 代理人弁理士 久木元 彰 ♀ − ？嘩午Σ ♀ − 叩聾セ？
（Ｃ１は本発明実施例の製造工程図、第４図（ａ）はシ
リコンＡＰＤ断面図、その（ｂｌは同図（ａ）の素子の
電界の強さと基板の深さ方向距離の関係を示す図、その
（Ｃ１は同図（ａｌのバンド図、その（ｄｉは同図（ａ
ｌの素子のＭ−Ｖ特性図である。 図中、 １１はシリコン基板、 １２はｐ−π層、 １３はｐ＋型層、 １３Ａは周縁部、 １４はｎ型拡散層、 １５はガードリング、 １６は表面保護膜、 １７は反射防止膜、 １８は十電極、 １９は一電極、 ２０はキャリア、 ２１はレジスト膜、 ２２はエピタキシャル層 を示す。 特許出願人 富士通株式会社 代理人弁理士 久木元 彰 ♀ − ？嘩午Σ ♀ − 叩聾セ？
Claims (1)
- 一導電型半導体基板（１１）に低濃度一導電型層（１
２）、高濃度一導電型増倍層（１３）を形成し、増倍層
（１３）の上に反対導電型拡散層が設けられてなるアバ
ランシェ・フォトダイオードにおいて、増倍層（１３）
の周縁には該低濃度一導電型（１２）側に突出してなる
一導電型の周縁部が形成されてなることを特徴とする光
半導体受光素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62299864A JPH01143364A (ja) | 1987-11-30 | 1987-11-30 | 光半導体受光素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62299864A JPH01143364A (ja) | 1987-11-30 | 1987-11-30 | 光半導体受光素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01143364A true JPH01143364A (ja) | 1989-06-05 |
Family
ID=17877875
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62299864A Pending JPH01143364A (ja) | 1987-11-30 | 1987-11-30 | 光半導体受光素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01143364A (ja) |
-
1987
- 1987-11-30 JP JP62299864A patent/JPH01143364A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0656898B2 (ja) | 半導体装置 | |
| JPS6222546B2 (ja) | ||
| JPS6285477A (ja) | 光半導体装置 | |
| WO2024092961A1 (zh) | 半导体器件及其制造方法 | |
| US20180254300A1 (en) | Photodiode matrix with isolated cathodes | |
| JPS61191082A (ja) | 半導体受光素子 | |
| JPS6233482A (ja) | アバランシエホトダイオ−ド | |
| JPH07226532A (ja) | 多分割アバランシェフォトダイオード | |
| KR890004430B1 (ko) | 포토다이오우드의 구조 | |
| JPH10190041A (ja) | ホトダイオード | |
| JP3584629B2 (ja) | 固体撮像素子 | |
| JPS6214478A (ja) | フオトセンサ | |
| JP2763352B2 (ja) | 半導体受光素子 | |
| JP2736089B2 (ja) | 半導体素子及びその製造方法 | |
| JPH08130324A (ja) | 高耐圧プレーナ型受光素子 | |
| JPH0316273A (ja) | 光センサ | |
| JPH06105795B2 (ja) | ▲ｉｉｉ▼―▲ｖ▼族半導体受光素子の製造方法 | |
| JP2583032B2 (ja) | 受光素子 | |
| KR920003322B1 (ko) | 수평형 수광소자 및 그 제조방법 | |
| JPS6328349B2 (ja) | ||
| JPS61204988A (ja) | 半導体受光素子 | |
| JPS63211686A (ja) | アバランシエフオトダイオ−ド | |
| JPS61225878A (ja) | 半導体受光素子の製造方法 | |
| JPH02254767A (ja) | 光半導体装置 | |
| JPS5811109B2 (ja) | 半導体光検波器 |