JPS61225878A - 半導体受光素子の製造方法 - Google Patents
半導体受光素子の製造方法Info
- Publication number
- JPS61225878A JPS61225878A JP60065064A JP6506485A JPS61225878A JP S61225878 A JPS61225878 A JP S61225878A JP 60065064 A JP60065064 A JP 60065064A JP 6506485 A JP6506485 A JP 6506485A JP S61225878 A JPS61225878 A JP S61225878A
- Authority
- JP
- Japan
- Prior art keywords
- type
- layer
- guard ring
- groove
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F30/00—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors
- H10F30/20—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors
- H10F30/21—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation
- H10F30/22—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes
- H10F30/225—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes the potential barrier working in avalanche mode, e.g. avalanche photodiodes
- H10F30/2255—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes the potential barrier working in avalanche mode, e.g. avalanche photodiodes in which the active layers form heterostructures, e.g. SAM structures
Landscapes
- Light Receiving Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
本発明は、ガード・リングを備え、アバランシェ増倍現
象を利用して動作するプレーナ型の半導体受光素子を製
造する場合に於いて、半導体基板上の一導電型増倍層を
メサ状にエツチングし、次いで、前記メサ状一導電型増
倍層を埋め込む同導電型且つ低不純物濃度である埋め込
み層を形成し、次いで、前記一導電型低不純物濃度埋め
込み層内に於けるガード・リング形成予定部分に倣う溝
を形成し、次いで、前記溝を介して反対導電型不純物の
拡散を行ってガード・リングを形成することに依り、機
能的に優れ且つ信頼性が高いガード・リングを有する半
導体受光素子を得られるようにするものである。
象を利用して動作するプレーナ型の半導体受光素子を製
造する場合に於いて、半導体基板上の一導電型増倍層を
メサ状にエツチングし、次いで、前記メサ状一導電型増
倍層を埋め込む同導電型且つ低不純物濃度である埋め込
み層を形成し、次いで、前記一導電型低不純物濃度埋め
込み層内に於けるガード・リング形成予定部分に倣う溝
を形成し、次いで、前記溝を介して反対導電型不純物の
拡散を行ってガード・リングを形成することに依り、機
能的に優れ且つ信頼性が高いガード・リングを有する半
導体受光素子を得られるようにするものである。
本発明は、プレーナ型アバランシェ・フォト・ダイオー
ド（ａｖａｌａｎｃｈｅ ｐｈｏｔ。
ド（ａｖａｌａｎｃｈｅ ｐｈｏｔ。
ｄｉｏｄｅ：ＡＰＤ）と呼ばれる半導体受光素子を製造
する方法の改良に関する。
する方法の改良に関する。
現在、ｌ 〔μｍ〕帯の光通信用半導体受光素子として
、高感度であるｍ−ｖ族化合物半導体を用いたＡＰＤの
開発が盛んに行われている。
、高感度であるｍ−ｖ族化合物半導体を用いたＡＰＤの
開発が盛んに行われている。
第２図は従来のプレーナ型ＡＰＤの要部切断側面図を表
している。
している。
図に於いて、１はｎ＋＋１ｎＰ基板、２はｎ型Ｇａ１ｎ
Ａｓ光吸収層、３はｎ型Ｇａ１ｎＡｓＰへテロ・バリヤ
緩和層、４はｎ型１ｎＰ増倍層、５はｎ−型１ｎＰ埋め
込み層、６はｐ＋＋１ｎＰ受光領域、７はｐ型１ｎＰガ
ード・リング層、８は絶縁膜、９は電極をそれぞれ示し
ている。
Ａｓ光吸収層、３はｎ型Ｇａ１ｎＡｓＰへテロ・バリヤ
緩和層、４はｎ型１ｎＰ増倍層、５はｎ−型１ｎＰ埋め
込み層、６はｐ＋＋１ｎＰ受光領域、７はｐ型１ｎＰガ
ード・リング層、８は絶縁膜、９は電極をそれぞれ示し
ている。
図示例では、ｐ＋＋１ｎＰ受光領域６及びその直下に在
るｎ型１ｎＰ増倍層４に依って生成されているｐｎ接合
に於けるブレイク・ダウン耐圧を他の部分に於けるそれ
に対して相対的に低く維持する為、ｐ＋＋１ｎＰ受光領
域６及びｎ型１ｎＰ増倍層４をｎ−型１ｎＰ埋め込み層
５で囲むようにしたり、ｎ−型ＩｎＰ埋め込み層５中に
ｐ＋型型光光領域６接するようにｐ型１ｎＰガード・リ
ング層７を形成するようにしている。
るｎ型１ｎＰ増倍層４に依って生成されているｐｎ接合
に於けるブレイク・ダウン耐圧を他の部分に於けるそれ
に対して相対的に低く維持する為、ｐ＋＋１ｎＰ受光領
域６及びｎ型１ｎＰ増倍層４をｎ−型１ｎＰ埋め込み層
５で囲むようにしたり、ｎ−型ＩｎＰ埋め込み層５中に
ｐ＋型型光光領域６接するようにｐ型１ｎＰガード・リ
ング層７を形成するようにしている。
一般に、この種の半導体受光素子の信転性及び製造歩留
りを向上するにはプレーナ型にすることが望ましいが、
ブレーナ型半導体受光素子に於いては、第２図に関して
説明したようなブレイク・ダウン耐圧差を得る為の構成
、特に、ガード・リングを設ける構成は不可欠である。
りを向上するにはプレーナ型にすることが望ましいが、
ブレーナ型半導体受光素子に於いては、第２図に関して
説明したようなブレイク・ダウン耐圧差を得る為の構成
、特に、ガード・リングを設ける構成は不可欠である。
ところで、第２図の半導体受光素子に関して説明したよ
うな構成、即ち、ｐ型ＩｎＰガード・リング層７を形成
するには、イオン注入法を適用することに依り、ベリリ
ウム（Ｂｅ）イオンを打ち込んでから熱処理を行って拡
散する技法を採用している。
うな構成、即ち、ｐ型ＩｎＰガード・リング層７を形成
するには、イオン注入法を適用することに依り、ベリリ
ウム（Ｂｅ）イオンを打ち込んでから熱処理を行って拡
散する技法を採用している。
ところが、Ｂｅイオンを注入した後、例えば温度５５０
（’Ｃ）で熱処理を行っても、ガード・リング７の深さ
は高々工 〔μｍ〕程度にしかならない。
（’Ｃ）で熱処理を行っても、ガード・リング７の深さ
は高々工 〔μｍ〕程度にしかならない。
このように、Ｂｅが深く拡散しないことは、ガード・リ
ング７の形状がＢｅイオンを注入したままの状態に於け
るそれと大差ないことを意味し、従って、ガード・リン
グ７で生成される接合面の周辺部分に於ける曲率はかな
り小さいものになっていて、当然、そこでの耐圧は低く
なってしまうから、充分なガード・リング効果が得られ
ないことになる。尚、現在、ＩｎＰをｐ＋型にするには
カドミウム（Ｃｄ）或いは亜鉛（Ｚｎ）など好ましい不
純物が知られているが、それよりも低濃度のｐ型にする
にはＢｅが最も良いとされでいる。
ング７の形状がＢｅイオンを注入したままの状態に於け
るそれと大差ないことを意味し、従って、ガード・リン
グ７で生成される接合面の周辺部分に於ける曲率はかな
り小さいものになっていて、当然、そこでの耐圧は低く
なってしまうから、充分なガード・リング効果が得られ
ないことになる。尚、現在、ＩｎＰをｐ＋型にするには
カドミウム（Ｃｄ）或いは亜鉛（Ｚｎ）など好ましい不
純物が知られているが、それよりも低濃度のｐ型にする
にはＢｅが最も良いとされでいる。
本発明一実施例を説明する為の図である第１図を借りて
説明する。
説明する。
本発明に依る手段では、ｎ１型１ｎＰ基板１１（半導体
基板）上のｎ型１ｎＰ増倍層１４（−導電型増倍層）を
メサ状にエツチングし、次いで、前記メサ状ｎ型１ｎＰ
増倍層１４を埋め込むｎ−型１ｎＰ埋め込み層１５（同
導電型且つ低不純物濃度である埋め込み層）を形成し、
次いで、前記ｎ′″型１ｎＰ埋め込み層１５内に於ける
ガード・リング形成予定部分に倣う溝１５Ａを形成し、
次いで、前記溝１５Ａを介してｐ型不純物（反対導電型
不純物）の拡散を行ってガード・リング１６を形成する
工程を採っている。
基板）上のｎ型１ｎＰ増倍層１４（−導電型増倍層）を
メサ状にエツチングし、次いで、前記メサ状ｎ型１ｎＰ
増倍層１４を埋め込むｎ−型１ｎＰ埋め込み層１５（同
導電型且つ低不純物濃度である埋め込み層）を形成し、
次いで、前記ｎ′″型１ｎＰ埋め込み層１５内に於ける
ガード・リング形成予定部分に倣う溝１５Ａを形成し、
次いで、前記溝１５Ａを介してｐ型不純物（反対導電型
不純物）の拡散を行ってガード・リング１６を形成する
工程を採っている。
前記手段に依ると、ガード・リング１６はｎ−型１ｎＰ
埋め込み層１５に予め形成された溝１５Ａを介してｐ型
不純物を拡散して形成されるものであるから、溝１５Ａ
を形成した分だけ深くなって、ｐｎ接合面の周辺に於け
る曲率は大きくなるので、その部分の耐圧は充分に高く
なり、ガード・リング効果は向上する。
埋め込み層１５に予め形成された溝１５Ａを介してｐ型
不純物を拡散して形成されるものであるから、溝１５Ａ
を形成した分だけ深くなって、ｐｎ接合面の周辺に於け
る曲率は大きくなるので、その部分の耐圧は充分に高く
なり、ガード・リング効果は向上する。
第１図（Ａ）及び（Ｂ）は本発明一実施例を解説する為
の工程要所に於ける半導体受光素子の要部切断側面図を
表し、以下、これ等の図を参照しつつ説明する。
の工程要所に於ける半導体受光素子の要部切断側面図を
表し、以下、これ等の図を参照しつつ説明する。
第１図（Ａ）参照
＋ａ） 例えば液相成長（ｌｉｑｕｉｄ ｐｈａｓ
ｅｅｐｉｔａｘｙ：ＬＰＥ）法を適用することに依り、
ｎ＋＋１ｎＰ基板１１上にｎ型Ｇａ１ｎＡｓ光吸収層１
２、ｎ型ＧａＩｎＡＳＰヘテロ・バリヤ緩和層−１３、
ｎ型ＩｎＰ増倍層１４のそれぞれを成長させる。
ｅｅｐｉｔａｘｙ：ＬＰＥ）法を適用することに依り、
ｎ＋＋１ｎＰ基板１１上にｎ型Ｇａ１ｎＡｓ光吸収層１
２、ｎ型ＧａＩｎＡＳＰヘテロ・バリヤ緩和層−１３、
ｎ型ＩｎＰ増倍層１４のそれぞれを成長させる。
この場合の各半導体層のデータを示すと次の通りである
。
。
（１）ｎ型Ｇａ Ｉ ｎＡｓＡｓ光吸収層厚２厚約２〔
μｍ〕程度 不純物濃度： ｌ Ｘ Ｉ Ｑ” （ａｍ−’）（２）
ｎ型Ｇａ１ｎＡｓＰへテロ・バリヤ緩和層厚さ：約０．
５〔μｍ〕程度 不純物濃度： Ｉ Ｘ １０１６（ｃｍ−’）（３）ｎ
型１ｎＰ増倍層１４ 厚さ：約２．５〔μｍ〕 不純物濃度７１〜２Ｘ １０” （ｃ！ｍ−’）（ｂ）
例えばプラズマＣＶＤ （ｐｌａｓｍａ ｃｈｅ
ｍｉｃａｌ ｖａｐｏｕｒ ｄｅｐｏｓｉｔｔｏｎ
）法を適用することに依り、窒化シリコン膜を形成し、
これを通常のフォト・リソグラフィ技術を適用すること
に依ってバターニングしてｎ型１ｎＰ増倍層１４の表面
を選択的に覆う保護膜とする。
μｍ〕程度 不純物濃度： ｌ Ｘ Ｉ Ｑ” （ａｍ−’）（２）
ｎ型Ｇａ１ｎＡｓＰへテロ・バリヤ緩和層厚さ：約０．
５〔μｍ〕程度 不純物濃度： Ｉ Ｘ １０１６（ｃｍ−’）（３）ｎ
型１ｎＰ増倍層１４ 厚さ：約２．５〔μｍ〕 不純物濃度７１〜２Ｘ １０” （ｃ！ｍ−’）（ｂ）
例えばプラズマＣＶＤ （ｐｌａｓｍａ ｃｈｅ
ｍｉｃａｌ ｖａｐｏｕｒ ｄｅｐｏｓｉｔｔｏｎ
）法を適用することに依り、窒化シリコン膜を形成し、
これを通常のフォト・リソグラフィ技術を適用すること
に依ってバターニングしてｎ型１ｎＰ増倍層１４の表面
を選択的に覆う保護膜とする。
（Ｃ） 前記保護膜をマスクに、そして、エッチャン
トを硫酸と過酸化水素と水（Ｈ２ＳＯ４＋Ｈ２Ｏ２＋Ｈ
２０）の混合液とするウェット・エツチング法を適用す
ることに依り、ｎ型１ｎＰ増倍層１４のメサ・エツチン
グを行う。
トを硫酸と過酸化水素と水（Ｈ２ＳＯ４＋Ｈ２Ｏ２＋Ｈ
２０）の混合液とするウェット・エツチング法を適用す
ることに依り、ｎ型１ｎＰ増倍層１４のメサ・エツチン
グを行う。
＋ｄ） メサ・エツチングのマスクとして用いた前記
窒化シリコンからなる保護膜を除去してから、再び、Ｌ
ＰＥ法を適用することに依り、ｎ−型ＩｎＰ埋め込み層
１５を形成する。尚、この場合、ｎ−型ＩｎＰ埋め込み
層１５の厚さは約２〔μｍ〕となる。
窒化シリコンからなる保護膜を除去してから、再び、Ｌ
ＰＥ法を適用することに依り、ｎ−型ＩｎＰ埋め込み層
１５を形成する。尚、この場合、ｎ−型ＩｎＰ埋め込み
層１５の厚さは約２〔μｍ〕となる。
（ｅ） 工程（ｂｌと同様にして窒化シリコンからな
り且つ溝状の開口を有している保護膜を形成してから、
それをマスクとして、受光領域形成予定部分を囲む深さ
約０．５〔μｍ〕程度、幅約２０〔μｍ〕の溝１５Ａを
形成する。
り且つ溝状の開口を有している保護膜を形成してから、
それをマスクとして、受光領域形成予定部分を囲む深さ
約０．５〔μｍ〕程度、幅約２０〔μｍ〕の溝１５Ａを
形成する。
尚、この場合のエッチャントとしては、例えば（Ｂｒ＋
ＨＢｒ＋Ｈ２０）混合液を用いることができる。
ＨＢｒ＋Ｈ２０）混合液を用いることができる。
（ｆｌ 溝１５Ａを形成する為にマスクとして用いた
保護膜をそのまま残し、イオン注入法を適用すことに依
り、Ｂｅイオンの打ち込みを行い、熱処理を行って、ｐ
型ガード・リング１６を形成する。
保護膜をそのまま残し、イオン注入法を適用すことに依
り、Ｂｅイオンの打ち込みを行い、熱処理を行って、ｐ
型ガード・リング１６を形成する。
Ｂｅイオンの注入を行う場合、
ドーズＮ： ｌ ｘ ｌ Ｑ １３（ａｍ−”）注入エ
ネルギ：１００（ＫｅＶ） とし、また、熱処理は、 温度：５５０（”Ｃ） 時間＝６０〔分〕 とした。
ネルギ：１００（ＫｅＶ） とし、また、熱処理は、 温度：５５０（”Ｃ） 時間＝６０〔分〕 とした。
これに依り、ｐ型ガード・リング１６゛の深さは溝１５
Ａの底から約１ 〔μｍ〕程度になり、接合周辺の曲率
は充分になだらかなものとなって、耐圧向上に寄与する
ことができる。
Ａの底から約１ 〔μｍ〕程度になり、接合周辺の曲率
は充分になだらかなものとなって、耐圧向上に寄与する
ことができる。
（幻 新たに適当なマスクを形成し、イオン注入法を適
用することに依り、Ｃｄイオン或いはＺｎイオンの打ち
込みを行ってｐ＋型ＩｎＰ受光領域１７を形成する。
用することに依り、Ｃｄイオン或いはＺｎイオンの打ち
込みを行ってｐ＋型ＩｎＰ受光領域１７を形成する。
尚、この工程は、ｐ型ガード・リング１６を形成する一
連の工程以前、即ち、工程（ｅ）の前に行うこともでき
る。
連の工程以前、即ち、工程（ｅ）の前に行うこともでき
る。
第１図（Ｂ）参照
（ｈ） 通常の技法を適用するごとに依り、新たな窒
化シリコンからなる絶縁膜１８、電極１９及び２０など
を形成して完成する。尚、電極１９はＴ ｉ ／ Ｐ
ｔ ／ Ａ ｕ或いはＡｕ−Ｚｎ／Ａｕなどを、また、
電極２０としてはＡｕ−Ｇｅ合金を用いることができる
。
化シリコンからなる絶縁膜１８、電極１９及び２０など
を形成して完成する。尚、電極１９はＴ ｉ ／ Ｐ
ｔ ／ Ａ ｕ或いはＡｕ−Ｚｎ／Ａｕなどを、また、
電極２０としてはＡｕ−Ｇｅ合金を用いることができる
。
本発明に依る半導体受光素子の製造方法では、半導体基
板上の一導電型増倍層をメサ状にエツチングし、次いで
、前記メサ状一導電型増倍層を埋め込む同導電型且つ低
不純物濃度である埋め込み層を形成し、次いで、前記一
導電型低不純物濃度埋め込み層内に於けるガード・リン
グ形成予定部分に倣う溝を形成し、次いで、前記溝を介
して反対導電型不純物の拡散を行ってガード・リングを
形成するようにしている。
板上の一導電型増倍層をメサ状にエツチングし、次いで
、前記メサ状一導電型増倍層を埋め込む同導電型且つ低
不純物濃度である埋め込み層を形成し、次いで、前記一
導電型低不純物濃度埋め込み層内に於けるガード・リン
グ形成予定部分に倣う溝を形成し、次いで、前記溝を介
して反対導電型不純物の拡散を行ってガード・リングを
形成するようにしている。
このようにすると、ガード・リングは、溝を形成した分
だけ深（形成され、しかも、ｐｎ接合の周辺部分での曲
率を大きくして、なだらかに立ち上げることができるの
で、良好な傾斜接合が生成れ、高い耐圧、即ち、確実な
ガード・リング効果を得ることができるものであり、例
えば第２図に見られる従来例に於けるガード・リングの
耐圧が約１４０（Ｖ）であるのに対し、第１図に見られ
る本発明一実施例のそれは約２０（Ｖ）程度向上し、約
１６０（Ｖ）にも達した。
だけ深（形成され、しかも、ｐｎ接合の周辺部分での曲
率を大きくして、なだらかに立ち上げることができるの
で、良好な傾斜接合が生成れ、高い耐圧、即ち、確実な
ガード・リング効果を得ることができるものであり、例
えば第２図に見られる従来例に於けるガード・リングの
耐圧が約１４０（Ｖ）であるのに対し、第１図に見られ
る本発明一実施例のそれは約２０（Ｖ）程度向上し、約
１６０（Ｖ）にも達した。
第１図（Ａ）及び（Ｂ）は本発明一実施例を説明する為
の工程要所に於ける半導体受光素子の要部切断側面図、
第２図は従来例の要部切断側面図をそれぞれ表している
。 図に於いて、１１はｎ＋型１ｎＰ基板、１２はｎ型Ｇａ
Ｉ ｎＡｓ光吸収層、１３はｎ型Ｇａ１ｎＡｓＰへテ
ロ・バリヤ緩和層、工４はｎ型１ｎＰ増倍層、１５はｎ
−型！ｎＰ埋め込み層、１５Ａは溝、１６はｐ型１ｎＰ
ガード・リング、１７はｐ＋型ＩｎＰ受光領域、１８は
絶縁膜、１９及び２０は電極をそれぞれ示している。 （Ａ） 第１図 （Ｂ） 受光素子の要部切断側面図 第１図 従来例の要部切断側面図 第２図
の工程要所に於ける半導体受光素子の要部切断側面図、
第２図は従来例の要部切断側面図をそれぞれ表している
。 図に於いて、１１はｎ＋型１ｎＰ基板、１２はｎ型Ｇａ
Ｉ ｎＡｓ光吸収層、１３はｎ型Ｇａ１ｎＡｓＰへテ
ロ・バリヤ緩和層、工４はｎ型１ｎＰ増倍層、１５はｎ
−型！ｎＰ埋め込み層、１５Ａは溝、１６はｐ型１ｎＰ
ガード・リング、１７はｐ＋型ＩｎＰ受光領域、１８は
絶縁膜、１９及び２０は電極をそれぞれ示している。 （Ａ） 第１図 （Ｂ） 受光素子の要部切断側面図 第１図 従来例の要部切断側面図 第２図
Claims (1)
- 【特許請求の範囲】 半導体基板上の一導電型増倍層をメサ状にエッチングし
、 次いで、前記メサ状一導電型増倍層を埋め込む同導電型
且つ低不純物濃度である埋め込み層を形成し、 次いで、前記一導電型低不純物濃度埋め込み層内に於け
るガード・リング形成予定部分に倣う溝を形成し、 次いで、前記溝を介して反対導電型不純物の拡散を行っ
てガード・リングを形成する工程が含まれてなることを
特徴とする半導体受光素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60065064A JPS61225878A (ja) | 1985-03-30 | 1985-03-30 | 半導体受光素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60065064A JPS61225878A (ja) | 1985-03-30 | 1985-03-30 | 半導体受光素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61225878A true JPS61225878A (ja) | 1986-10-07 |
Family
ID=13276149
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60065064A Pending JPS61225878A (ja) | 1985-03-30 | 1985-03-30 | 半導体受光素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61225878A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09148618A (ja) * | 1995-11-24 | 1997-06-06 | Hamamatsu Photonics Kk | シリコンアバランシェフォトダイオード |
| CN115803896A (zh) * | 2020-12-21 | 2023-03-14 | 华为技术有限公司 | 单光子雪崩二极管及光电传感装置 |
-
1985
- 1985-03-30 JP JP60065064A patent/JPS61225878A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09148618A (ja) * | 1995-11-24 | 1997-06-06 | Hamamatsu Photonics Kk | シリコンアバランシェフォトダイオード |
| CN115803896A (zh) * | 2020-12-21 | 2023-03-14 | 华为技术有限公司 | 单光子雪崩二极管及光电传感装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2474560C (en) | Planar avalanche photodiode | |
| EP0053513A2 (en) | Avalanche photodiodes | |
| US5866936A (en) | Mesa-structure avalanche photodiode having a buried epitaxial junction | |
| US7741141B2 (en) | Photodiode having increased proportion of light-sensitive area to light-insensitive area | |
| US4794439A (en) | Rear entry photodiode with three contacts | |
| US4654678A (en) | Avalanche photodiode | |
| JP6194524B2 (ja) | ノイズ電流を抑制したフォトダイオード及びそれを形成する方法 | |
| JPS61225878A (ja) | 半導体受光素子の製造方法 | |
| CN114420777B (zh) | 雪崩光电二极管及其制作方法 | |
| JP4401036B2 (ja) | フォトダイオードの製造方法 | |
| JP2763352B2 (ja) | 半導体受光素子 | |
| JPS61191082A (ja) | 半導体受光素子 | |
| JPS6214478A (ja) | フオトセンサ | |
| JP2658013B2 (ja) | 半導体受光素子の製造方法 | |
| JP2736089B2 (ja) | 半導体素子及びその製造方法 | |
| JP3074574B2 (ja) | 半導体受光素子の製造方法 | |
| JP7115108B2 (ja) | 半導体装置 | |
| JPS6248079A (ja) | 半導体受光素子 | |
| JPS6328349B2 (ja) | ||
| JPH0241185B2 (ja) | ||
| JPH02253666A (ja) | 半導体受光素子 | |
| KR19990075459A (ko) | 피아이엔 포토 다이오드 및 그 제조방법 | |
| KR890004430B1 (ko) | 포토다이오우드의 구조 | |
| JP2722699B2 (ja) | ｐｉｎフォトダイオード | |
| JPH02144974A (ja) | 半導体受光素子の製造方法 |