JPH01144106A - 電源装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の分野］ この発明は１対の入力端子間に印加された交流入力を整
流回路で整流し、その出力を平滑回路で平滑して出力端
子に出力する電源装置に関するものである。

［従来技術とその問題点］ 従来、この種の電源装置として、第４図に示すものが知
られている０図において、１は整流回路で、この整流回
路１はダイオードブリッジ回路２を備え、このブリッジ
回路２の一方の交流端子はコンデンサＣＩ　　、Ｃ２の
並列回路を介して入力端子ＡＩに、上記ブリッジ回路２
の他方の交流端子は抵抗Ｒ１，Ｒ２の並列回路を介して
他方の入力端子Ａ２にそれぞれ接続されている。

Ｂａは１対の上記入力端子Ａｔ、Ａ２間に並列接続され
たバリスタで、このバリスタＢ４はサージ吸収用の７ブ
ソ一バ回路を構成する。ＺＤｌ　、２Ｄ２は上記整流回
路２の直流出力端子間に並列接続されたツェナダイオー
ドで、このツェナダイオード２０１　　、ＺＤ２は全波
整流後の電圧が規定値を越えさせないクリッパ回路を構
成する。上記各ツェナダイオードＺＤＩ、ＺＤ２には抵
抗Ｒ３，Ｒ４がそれぞれ直列接続されて、上記各ツェナ
ダイオードＺ０１　　、Ｚｎ２に流れる電流をバランス
よく分配する０以上によって整流回路ｌが構成されてい
る。

Ｃ３は平滑コンデンサで、このコンデンサＣ３は上記整
流回路１の出力端子間に並列接続されてその出力を平滑
する平滑回路３を構成する。この平滑回路３で平滑され
た直流出力は負荷Ｚが接続される１対の出力端子Ｂｌ、
Ｂ２に出力される。

上記構成において°、入力端子ＡＩ、Ａ２間に交流入力
が印加されると、その交流入力は整流回路ｌで全波整流
され、その直流出力が平滑回路３で平滑されて、出力端
子Ｂｌ、Ｂ２を介し負荷Ｚに通電される。

ところが、上記構成によれば平滑回路３の出力電圧の平
滑化を高めようとすれば、それだけコンデンサＣ３の容
量を大きくする必要がある。そのため、この種の電源装
置は入力に対する出力の応答が遅くなり、たとえばトチ
イアツクを組み込んだ固体リレー等の負荷Ｚを駆動する
場合、その負荷Ｚを高速度に開閉させることがきでない
欠点があった。

また、上記電源装置の応答速度は負荷Ｚのインピーダン
スに左右されるから、接続する負荷Ｚごとに電源装置の
応答速度を個別に測定しなければならない欠点があった
。

さらに、交流入力のオン、オフ時に、平滑された出力電
圧はリップルを含んでアナログ的に変化するため、その
変化した出力電圧のリップルの谷が負荷Ｚの許容電圧範
囲以下であると、負荷Ｚの動作が不安定となり、誤動作
や不測の事故を招来する欠点があった。

［発明の目的］ この発明は上記欠点を解消するためになされたもので、
負荷のオン、オフ動作の応答速度が速くかつ誤動作のお
それない電源装置を提供することを目的とする。

［発明の構成と効果］ この発明による電源装置は、平滑回路で平滑された直流
出力を半導体スイッチング素子でオン。

オフ制御して１対の出力端子に出力する出力回路と、上
記平滑回路の出力電圧が規定値に到達したとき上記半導
体スイッチング素子をオン動作させるスイッチ回路と、
上記整流回路の出力端子間に並列接続されてその出力を
上記平滑回路の時定数よりも小さな時定数でもって検出
しかつこの検出出力を上記スイッチ回路に印加して上記
半導体スイッチング素子をオフ制御する電圧検出回路と
を具備したことを特徴とする。

上記構成において、平滑後の出力電圧が規定値に到達し
たとき、出力するスイッチ回路を設けたから、たとえ平
滑後の出力電圧にリップルが存在しても、出力端子間に
発生する出力電圧はデジタル゛的に変化する。しかも、
スイッチ回路の復帰電圧の下限値を電圧検出回路で決定
するようにしたから、負荷の許容電圧範囲以下であって
も、負荷の動作が安定し、誤動作や不測の事故を有効に
防止することができる。

また、時定数の短かい電圧検出回路でスイッチ回路をオ
ン、オフ制御するように構成したから、スイッチ回路の
復帰時間は電圧検出回路を介挿しない場合の復帰時間に
比較して、その復帰時間が著しく短縮される。したがっ
て、オン、オフ動作の高速度化を達成することができる
。

さらに、入力電圧が所定値に到達したとき、スイッチ回
路の復帰電圧は内部の抵抗体によって決定され、負荷イ
ンピーダンスに影響されないから、スイッチ回路の復帰
電圧は常に一定に保持されて、従来のように接続する負
荷ごとに電源装置の応答速度を個別に測定することを要
しない。

［実施例の説明］ 以下、この発明の実施例を図面にしたがって説明する。

第１図はこの発明による電源装置の一例を示す回路図で
、第４図と同一部分には同一の番号が付されている。

図において、ｌは整流回路、２はダイオードブリッジ回
路、３は平滑回路、４は電圧検出回路、５はスイッチ回
路、６は出方回路、７は分離回路で、この分離回路７は
ダイオードＤ２からなり、上記平滑回路３から電圧検出
回路４へ電流が逆流するのをしゃ断する。すなわち、平
滑回路３を構成する平滑コンデンサＣ３は、順方向のダ
イオードＤ２を介して上記整流回路１の出力端子間に並
列接続されている。

上記電圧検出回路４は、まず抵抗体Ｒ５とコンデンサＣ
４の直列回路が上記整流回路１の出力端子間に並列接続
され、上記抵抗体Ｒ５とコンデンサＣ４の直列回路から
なる時定数回路を備え、この時定数回路は上記平滑回路
３の時定数に比較して小さな時定数に設定されている。

上記コンデンサＣ４には抵抗体Ｒ６と抵抗体Ｒ７からな
る分圧回路が並列接続され１両抵抗体Ｒ８、Ｒ７の分圧
点にＮＰＮ　）ランジスタＴＲＩのベースが接続される
とともに、上記トランジスタＴＲＩのコレクタは抵抗体
Ｒ８を介して上記平滑用コンデンサＣ３の正端子に、上
記トランジスタＴＲＩのエミッタは上記平滑用コンデン
サＣ３の負端子にそれぞれ接続されている。ＴＲ２はイ
ンバータとして働らくトランジスタで、このトランジス
タＴＲ２のベースが上記トランジスタＴＲＩのコレクタ
に、上記トランジスタＴＲ２のエミッタは上記平滑用コ
ンデンサＣ３の負端子に接続されている。

上記スイッチ回路５は、まず上記電圧検出回路４を構成
するトランジスタＴＲ２のコレクターエミッタ間に抵抗
体ＲＩＧが接続され、上記トランジスタＴＲ２のコレク
タはツェナダイオードＺＤ３と抵抗体Ｒ９の直列体を介
して上記平滑用コンデンサＣ３の正端子に接続されると
ともに、トランジスタＴＲ３のベースに接続されている
。さらに、上記トランジスタＴＲ３のコレクタは抵抗体
Ｒ１１を介して上記平滑用コンデンサＣ３の正端子に、
トランジスタＴＲ３のエミッタは上記平滑用コンデンサ
Ｃ３の負端子にそれぞれ接続されていＴＲ４はインバー
タとして働ら〈トランジスタで、このトランジスタＴＲ
４のコレクタは抵抗体Ｒ１３を介して上記平惰用コンデ
ンサＣ３の正端子に、トランジスタＴＲ３のエミッタは
上記平滑用コンデンサＣ３の負端子にそれぞれ接続され
て（、ｓる。さらに、上記トランジスタＴＲ４のコレク
タは抵抗体Ｒ１２を介して上記ツェナダイオードＺＤ３
のカソードに接続されてもする。

上記出力回路６は、まず上記スイッチ回路５を構成する
トランジスタＴＲ４のコレクターエミッタ間に抵抗体Ｒ
１４とツェナダイオードＺＤ４との直列体が接続され、
−トランジスタＴＲ５のコレクタは上記平滑用コンデン
サＣ３の正端子に。

トランジスタ’ｌ”Ｒ３のエミツタ４士抵抗体Ｒ１５を
介して上記平滑用コンデンサＣ３の負端子にそれぞれ接
続されている。さらに、上記トランジスタＴＲ５のベー
スは上記ツェナダイオードＺＤ４と抵抗体ＲＩ’４−ど
の分圧点に接続されて（する、１３１．Ｂ２は上記抵抗
体Ｒ１５の両端に接続された１対の出力端子で、両出力
端子Ｂｌ、８２間にＣ±負荷ｚ　２！＋（接続される。

つぎに、上記構成の動作につし）て説明する。

いま、入力端子Ａｔ、Ａ２間に第２図（ａ）で示す比較
的低レベフレの交流入力Ｌ＆力を時点ｔ１において印加
されると、その交流入力Ｌａｇよ整流回路ｌで余波整流
され、第２図（ｂ）で示すような整流出力Ｌｂとなって
、この整流出力Ｌｂは平滑回路３と、電圧検出回路４の
時定数回路でそれぞれ平滑される。

上記電圧検出回路４の時定数は前述したように平滑回路
３のそれよりも比較的小さく設定されているから、Ｃ４
の両端電圧Ｌｃは第２図（Ｃ）で示すように、第２図（
ｄ）で示すＣ４の両端電圧　。

Ｌｄよりも小さなリップルを含んだ整流出力となところ
で、この比較的低レベルの交流入力Ｌａに対する整流出
力Ｌｃにおいて、上記Ｃ４の両端電圧Ｌｃの最低値、つ
まりリップルの谷がトランジスタＴＲＩのオン、オフレ
ベルｘ１以上となるように、上記トランジスタＴＲＩの
ベース−エミッタ間の導通電圧Ｖ　ｌｂｅが設定されて
いるから、上記トランジスタＴＲＩはオン動作し、これ
にともなって電圧検出回路４のトランジスタＴＲ２がオ
フ動作する。

他方、比較的低レベルの交流入力Ｌａに対する整流出力
Ｌｄにおいて、上記ｃ３の両端電圧Ｌｄの最高値、つま
りリップルの山がトランジスタＴＲ３のオンレベルＹ１
以上とならないように、上記トランジスタＴＲ３のベー
ス−エミッタ間の導通電圧Ｖ　３ｂｅが設定されている
から、上記トランジスタＴＲ３はオフ状態を保持し、こ
れにともなってスイッチ回路５のトランジスタＴＲ４が
オン動作する。

上記スイッチ回路５を構成するトランジスタＴＲ４のオ
ン動作で、出方回路６のトランジスタＴＲ５がオフ状態
を保持し、出方端子Ｂｌ、Ｂ２間の出力電圧ＬｅはＯｖ
である。このとき、トランジスタＴＲ４には抵抗体Ｒ１
３を通って通電される。

つぎに、入力端子Ａｔ、Ａ２間に第２図（５１）で示す
比較的高レベルの交流入力Ｈａが時点ｔ２において印加
されると、その交、流入力Ｈａは整流回路１で全波整流
され、第２図（ｂ）で示すような整流出力Ｈｂとなって
、この整流出力Ｈｂは平滑回路３と、電圧検出回路４の
時定数回路でそれぞれ平滑される。

この比較的高レベルの交流入力Ｈａに対する整流出力Ｈ
ｃは、第２図（Ｃ）で示すように、そのリップルの谷が
トランジスタＴＲＩのオン、オフレベルｘ１以上であや
から、上記トランジスタＴＲ１はオン状態を保持して、
電圧検出回路４のトランジスタＴＲ２がオフのままであ
る。

これに対し、比較的高レベルの交流入力Ｈａに対する整
流出力Ｈｄは、第２図（ｄ）で示すように、そのリップ
ルの谷がトランジスタＴＲ３のオンレベルｙｔ以上であ
るから、上記トランジスタＴＲ３はオン動作し、これに
ともなって電圧検出回路４のトランジスタＴＲ４がオフ
動作する。上記スイッチ回路５を構成するトランジスタ
ＴＲ４のオフ動作で、出力回路６のトランジスタＴＲ５
がオン動作し、時点ｔ３において出力端子Ｂｌ　　。

Ｂ２間には電圧Ｈｅが出力される。

上記入力端子ＡＩ、Ａ２間に印加された第２図（ａ）で
示す比較的高レベルの交流入力Ｈａが時点ｔ４において
しゃ断されると、時定数の大きな平滑回路３の出力電圧
Ｈｄは徐々に低下するのに対し、時定数の小さなＣ４の
両端電圧Ｌｃは急激に低下して、トランジスタＴＲＩの
オン、オフレベルｘ１以下となるから、上記電圧検出回
路４のトランジスタＴＲＩはオフ、トランジスタＴＲ２
がオン動作する。

上記電圧検出回路４を構成するトランジスタＴＲ２のオ
ン動作で、スイッチ回路５のトランジスタＴＲ３がオフ
、トランジスタＴＲ４がオン動作する。このトランジス
タＴＲ４のオン動作で、上記出力回路６のトランジスタ
ＴＲ５がオフ動作し、出力端子Ｂｌ、Ｂ２間の出力電圧
Ｌｅは時点ｔ５においてＯＶに復帰する。

第３図は交流入力電圧と平滑後の出力電圧との関係を示
す特性図である。この図において、交流入力電圧を順次
上昇させると、平滑後の出力電圧が抵抗体Ｒ１３による
負荷特性Ａに沿って上昇する。上記入力電圧がａｌに到
達し、スイッチ回路５のトランジスタＴＲ４のオフ動作
で、出力回路６のトランジスタＴＲ５がオン動作すると
、抵抗体Ｒ１３の抵抗値が全負荷時の負荷インピーダン
スよりも小さく設定されているから、出力端子Ｂ１．８
２間に負荷Ｚが接続されている場合、上記平滑後の出力
電圧は抵抗体Ｒ１３による負荷特性Ａ上のＤ点から、全
負荷特性Ｂ上のＥ点に上昇する。このときの入力電圧ａ
１がスイッチ回路５の動作電圧である。

つぎに、入力電圧を低下させ、スイッチ回路５のオフレ
ベルＹ２に到達すると、全負荷特性Ｂ上のＦ点でスイッ
チ回路５のトランジスタＴＲ３がオフするため、スイッ
チ回路５のトランジスタＴＲ４がオンとなり、抵抗値の
低い抵抗体Ｒ１３に負荷が切り換るため、上記平滑後の
出力電圧は急激に低下し、抵抗体Ｒ１３による負荷特性
Ａ上のＧ点に戻る。このときの入力電圧ａ２がスイッチ
回路５の復帰電圧である。

他方、上記出力端子Ｂｌ、Ｂ２間に負荷Ｚが接続されて
いない場合、上記入力電圧がａｌに到達したとき、上記
平滑後の出力電圧は抵抗体Ｒ１３による負荷特性Ａ上の
Ｄ点から、無負荷特性Ｈ上の１点に上昇する。ところが
、電圧検出回路４が設定されていない場合、入力電圧を
低下させ、平滑後の出力電圧がスイッチ回路５のオフレ
ベＪ％／Ｙ２、つまり無負荷特性Ｈ上の１点に到達しな
ければ、抵抗体Ｒ１３による負荷特性Ａ上のに点に戻ら
ないと、スイッチ回路５は復帰しない。

すなわち、このときの復帰電圧ａ３は復帰電圧ａ２と比
較して極端に低下し、各回路で消費される電流を極力低
減させようとして、復帰電圧ａ２を低下させると、復帰
電圧ａ３が極端に低下し、て、サージ電圧などによる誤
動作で、スイッチ回路５が復帰する欠点がある。

しかし、電圧検出回路４を設定することにより、入力電
圧がトランジスタＴＲＩのオン、オフレベルＸｔまで低
下すると、トランジスタＴＲ２がオン動作してスイッチ
回路５を強制的に復帰させるため、平滑後の出力電圧が
無負荷特性Ｈ上のＬ点から抵抗体Ｒ１３による負荷特性
Ａ上のＭ点に戻り、スイッチ回路５が復帰する。このと
きの復帰電圧ａ４は復帰電圧ａ２に近づいて極端に低下
するのを防止することができる。

なお、上記実施例において、電圧検出回路４の時定数は
短かくても、トランジスタＴＲＩのオン、オフレベルＸ
！のときにおけるリップルの谷の電圧を確保すれば所期
の目的を達成することができるけれども、平滑回路３の
リップルは全負荷時に第３図における電圧Ｅ−Ｆ以下に
抑制する必要があり、ある程度の大きな時定数が要求さ
れる。

上述から明らかなように、第１図のように平滑後の出力
電圧が規定値に到達したとき、出力するスイッチ回路５
を設けたから、たとえ平滑後の出力電圧にリップルが存
在しても、第２図（ｅ）で示すように、出力端子Ｂｌ、
８２間に発生する出力電圧はデジタル的に変化する。し
かも、スイッチ回路５の復帰電圧の下限値を電圧検出回
路４で決定するようにしたから、負荷２の許容電圧範囲
以下であっても、負荷２の動作が安定し、誤動作や不測
の事故を有効に防止することがｔ’きる。

また、時定数の短かい電圧検出回路４でスイッチ回路５
をオン、オフ制御するように構成したから、スイッチ回
路５の復帰時間は第２図の時間Ｔ１となり、電圧検出回
路４を介挿しない場合の復帰時間Ｔ２に比較して、その
復帰時間Ｔ１が著しく短縮される。つまり、電圧検出回
路４を介挿しない場合には、その復帰時間Ｔ２はＣ３の
比較的長い放電時定数と、スイッチ回路５のオフレベル
オフレベルＹ２によって決定され、その復帰時間Ｔ２が
著しく長くなり、高速応答ができないのに対して、上記
構成により、オン、オフ動作の高速度化を達成すること
ができる。

さらに、入力電圧が第３図のａｌに到達したとき、平滑
後の出力電圧は抵抗体Ｒ１３による負荷特性Ａ上のＤ点
から、全負荷特性Ｂ上のＥ点や無負荷特性Ｈ上の１点に
上昇するけれども、スイッチ回路５の復帰電圧ａｔはト
ランジスタＴＲ４に接続された抵抗体Ｒ１３によって決
定され、負荷インピーダンスに影響されないから、スイ
ッチ回路５の復帰電圧ａ１は常に一定に保持される。シ
、たがつて、従来のようにｔＩｉ続する負荷Ｚごとに電
源装置の応答速度を個別に測定することを要しない。

【図面の簡単な説明】

第１図はこの発明による電源装置の一例を示す回路図、
第２図は動作説明用の電圧波形図、第３図は同時性図、
第４図は従来の電源装置の一例を示す回路図である。 １・・・整流回路、３・・・平滑回路、４・・・電圧検
出回路、６・・・スイッチ回路、６・・・出力回路、Ｔ
Ｒ５・・・半導体スイッチング素子、ＡＩ、Ａ２・・・
入力端子、Ｂｌ　、８２・・・出力端子、ａ・・・交流
入力、ｅ・・・交流入力。

Claims (1)

【特許請求の範囲】
1. （１）１対の入力端子間に印加された交流入力を整流す
   る整流回路と、この整流回路の出力端子間に並列接続さ
   れてその出力を平滑する平滑回路とを備えた電源装置に
   おいて、上記平滑回路で平滑された直流出力を半導体ス
   イッチング素子でオン、オフ制御して１対の出力端子に
   出力する出力回路と、上記平滑回路の出力電圧が規定値
   に到達したとき上記半導体スイッチング素子をオン動作
   させるスイッチ回路と、上記整流回路の出力端子間に並
   列接続されてその出力を上記平滑回路の時定数よりも小
   さな時定数でもつて検出しかつこの検出出力を上記スイ
   ッチ回路に印加して上記半導体スイッチング素子をオン
   、オフ制御する電圧検出回路とを具備したことを特徴と
   する電源装置