JPH01145702A - プログラマブルコントローラの実行方式 - Google Patents
プログラマブルコントローラの実行方式Info
- Publication number
- JPH01145702A JPH01145702A JP30390987A JP30390987A JPH01145702A JP H01145702 A JPH01145702 A JP H01145702A JP 30390987 A JP30390987 A JP 30390987A JP 30390987 A JP30390987 A JP 30390987A JP H01145702 A JPH01145702 A JP H01145702A
- Authority
- JP
- Japan
- Prior art keywords
- sequence
- program
- programmable controller
- programs
- executed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Programmable Controllers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はプログラマブルコントローラ（以下ｒ ＰＣＪ
という）の実行方式に関する。
という）の実行方式に関する。
従来のこの種の実行方式を第２図に示すシーケンスプロ
グラムに基いて説明する。従来のシーケンスプログラム
は同図に示したようにプログラムＡｏ部、Ａ１部、Ａ２
部等を有して成り、各部のシーケンスプログラムはシー
ケンス命令をＡ。部ではｘＯ％Ｘ１、ＭＯ等によって接
点、コイル等のデバイス番号で表示してシーケンスプロ
グラムを実行するようにしている。また本実行方式では
Ａ０部に対して他のＡ１部、Ａ２部等のデバイス番号が
３０．６０、等と下２桁が変化するのみで他は同一構造
のシーケンス命令から成るシーケンスプログラムの構成
を有している。
グラムに基いて説明する。従来のシーケンスプログラム
は同図に示したようにプログラムＡｏ部、Ａ１部、Ａ２
部等を有して成り、各部のシーケンスプログラムはシー
ケンス命令をＡ。部ではｘＯ％Ｘ１、ＭＯ等によって接
点、コイル等のデバイス番号で表示してシーケンスプロ
グラムを実行するようにしている。また本実行方式では
Ａ０部に対して他のＡ１部、Ａ２部等のデバイス番号が
３０．６０、等と下２桁が変化するのみで他は同一構造
のシーケンス命令から成るシーケンスプログラムの構成
を有している。
然して、ｐｃはＡ０部、Ａ１部、Ａ２部等の複数のシー
ケンスプログラムを順次実行するようになっていて、各
部のプログラムは同一制御対象に実行されることもあれ
ば、異なった制御対象に対して実行することもある。
ケンスプログラムを順次実行するようになっていて、各
部のプログラムは同一制御対象に実行されることもあれ
ば、異なった制御対象に対して実行することもある。
ところが従来の実行方式のシーケンスプログラムでは、
デバイス番号の一部を異にするのみで番号の他の部分及
びその他は全く同一のプログラム構造であっても、全く
別のシーケンスプログラムを全て記述する必要がある。
デバイス番号の一部を異にするのみで番号の他の部分及
びその他は全く同一のプログラム構造であっても、全く
別のシーケンスプログラムを全て記述する必要がある。
即ち従来のＰＣは、接点、コイル等のデバイス番号をプ
ログラム上に直接指定しなければならず、一つのＰＣで
複数の同一のライン、マシンを制御する際には、同一構
造のプログラムを複数回プログラムしなければならず、
プログラム容量が増し、プログラムに時間を要し、まし
て制御対象の条件が変化し、プログラムを一部修正しよ
うとすると複数のすべてのプログラムを修正しなければ
ならないなどという問題があった。
ログラム上に直接指定しなければならず、一つのＰＣで
複数の同一のライン、マシンを制御する際には、同一構
造のプログラムを複数回プログラムしなければならず、
プログラム容量が増し、プログラムに時間を要し、まし
て制御対象の条件が変化し、プログラムを一部修正しよ
うとすると複数のすべてのプログラムを修正しなければ
ならないなどという問題があった。
本発明は上記問題点を解決するためになされたもので、
同一構造のプログラムを複数回記述することをなくして
プログラム容量の縮少化、プログラム時間の短縮化、プ
ログラムの修正の簡易化を図ったプログラマブルコント
ローラの実行方式を得ることを目的としている。
同一構造のプログラムを複数回記述することをなくして
プログラム容量の縮少化、プログラム時間の短縮化、プ
ログラムの修正の簡易化を図ったプログラマブルコント
ローラの実行方式を得ることを目的としている。
本発明に係るｐｃの実行方式は、基本構成が同一のシー
ケンス命令から成る複数のシーケンスプログラムを各シ
ーケンス命令に共通する言語を１つの変数で指定した１
つのシーケンスプログラムと、該変数に各シーケンスプ
ログラムに即した数値にＰＣのメモリを介して置換して
各プログラムを間接的に指定するレジスタを有し、上記
変数をレジスタの記述順序に置換して複数のプログラム
を実行するようにしたものである。
ケンス命令から成る複数のシーケンスプログラムを各シ
ーケンス命令に共通する言語を１つの変数で指定した１
つのシーケンスプログラムと、該変数に各シーケンスプ
ログラムに即した数値にＰＣのメモリを介して置換して
各プログラムを間接的に指定するレジスタを有し、上記
変数をレジスタの記述順序に置換して複数のプログラム
を実行するようにしたものである。
本発明によれば、間接指定用レジスタにて接点、コイル
等を間接的に指定することにより、同一構造の基本とな
るシーケンスプログラムを作成し、このプログラムをレ
ジスタに記述し各数値に順次置換して複数のプログラム
を実行するようにしたことからシーケンスプログラムの
短縮化、修正の簡素化等を実現することができる。
等を間接的に指定することにより、同一構造の基本とな
るシーケンスプログラムを作成し、このプログラムをレ
ジスタに記述し各数値に順次置換して複数のプログラム
を実行するようにしたことからシーケンスプログラムの
短縮化、修正の簡素化等を実現することができる。
以下第１図に示す実施例に基づいて従来と同−又は相当
部分には同一符号を付して本発明を説明する。同図は第
２図と同様シーケンスプログラムの構造を示し、Ａ部は
各シーケンスプログラムの同一基本構造を有するシーケ
ンスプログラム、Ｚは基本シーケンスプログラムをＰＣ
のメモリを介して間接的にシーケンスプログラムを指定
する番号を記述した間接指定用レジスタで、シーケンス
プログラムにおける接点、コイル等を表す言語ＸＯＺ、
ＸＩＺ％ＭＯＺ等のうちＺのみをレジスタの番号に順次
置換してプログラムを実行するようにしている。但し２
に代入した数値は隣りの数値に加算することによって各
シーケンス命令ｘｏｚ、ｘｔｚ％ＭＯＺ等を指定するよ
うになされている。例えばＲＡＭメモリのいずれかの１
ワードでよく、Ａ部のＸＯＺという命令をＰＣが実行す
る際に、この命令をソフトウェアで解釈し、レジスタの
値をメモリから読出し、例えばこの値が３０であればＸ
３０という命令だと見なして処理をするものである。ま
たＣＡＬＬはシーケンスプログラムをサブルーチン的に
実行する命令、ＲＥＴｔｌＲＮは［：ＡＬＬ命令元に戻
す命令である。
部分には同一符号を付して本発明を説明する。同図は第
２図と同様シーケンスプログラムの構造を示し、Ａ部は
各シーケンスプログラムの同一基本構造を有するシーケ
ンスプログラム、Ｚは基本シーケンスプログラムをＰＣ
のメモリを介して間接的にシーケンスプログラムを指定
する番号を記述した間接指定用レジスタで、シーケンス
プログラムにおける接点、コイル等を表す言語ＸＯＺ、
ＸＩＺ％ＭＯＺ等のうちＺのみをレジスタの番号に順次
置換してプログラムを実行するようにしている。但し２
に代入した数値は隣りの数値に加算することによって各
シーケンス命令ｘｏｚ、ｘｔｚ％ＭＯＺ等を指定するよ
うになされている。例えばＲＡＭメモリのいずれかの１
ワードでよく、Ａ部のＸＯＺという命令をＰＣが実行す
る際に、この命令をソフトウェアで解釈し、レジスタの
値をメモリから読出し、例えばこの値が３０であればＸ
３０という命令だと見なして処理をするものである。ま
たＣＡＬＬはシーケンスプログラムをサブルーチン的に
実行する命令、ＲＥＴｔｌＲＮは［：ＡＬＬ命令元に戻
す命令である。
次に上記各シーケンスプログラムに基づいたＰＣの動作
について説明する。本実施例プログラムではＡ０部のシ
ーケンスプログラムをまず実行する。そのためには間接
指定用レジスタＺに「ｏ」を代入し、ＣＡＬＬ命令によ
り基本シーケンスプログラムであるＡ部を実行する。こ
のとき、Ａ部のＸＯＺ、ＸＩＺ、ＭＯＺ等はそれぞれＸ
（０＋Ｚ）−Ｘ Ｏ、Ｘ （１＋Ｚ）−Ｘ １ 、
Ｍ （０＋Ｚ）−Ｍ Ｏと解釈して実行して終了後ＲＥ
ＴｔｌＲＮ命令によりＣＡＬＬ元に実行が戻る。
について説明する。本実施例プログラムではＡ０部のシ
ーケンスプログラムをまず実行する。そのためには間接
指定用レジスタＺに「ｏ」を代入し、ＣＡＬＬ命令によ
り基本シーケンスプログラムであるＡ部を実行する。こ
のとき、Ａ部のＸＯＺ、ＸＩＺ、ＭＯＺ等はそれぞれＸ
（０＋Ｚ）−Ｘ Ｏ、Ｘ （１＋Ｚ）−Ｘ １ 、
Ｍ （０＋Ｚ）−Ｍ Ｏと解釈して実行して終了後ＲＥ
ＴｔｌＲＮ命令によりＣＡＬＬ元に実行が戻る。
次にＡ１部を同様に実行する。即ち、間接指定用レジス
タのＺに「３０」を代入し、ＣＡＬＬ命令によりＡ部を
実行するこの時、Ａ部のＸＯＺ、ＸＩＺ、ＭＯＺ等では
、それぞれＸ （ｏ＋ｚ）−ｘ ３０． Ｘ （１＋Ｚ
）−Ｘ ３１． Ｍ （０＋Ｚ）−Ｍ ３０と解釈して
実行してＲＥＴＩＩＲＮ命令によりＣＡＬＬ元へ実行が
戻り、以降同様Ａ１部に続くプログラムを実行する。
タのＺに「３０」を代入し、ＣＡＬＬ命令によりＡ部を
実行するこの時、Ａ部のＸＯＺ、ＸＩＺ、ＭＯＺ等では
、それぞれＸ （ｏ＋ｚ）−ｘ ３０． Ｘ （１＋Ｚ
）−Ｘ ３１． Ｍ （０＋Ｚ）−Ｍ ３０と解釈して
実行してＲＥＴＩＩＲＮ命令によりＣＡＬＬ元へ実行が
戻り、以降同様Ａ１部に続くプログラムを実行する。
従って本実施例方式によれば、同一構造を有する多数の
シーケンスプログラムを１つにまとめて記述することか
でき、プログラム容量の短縮、ブログラムの修正、メン
テナンスの簡易化を図り得る。
シーケンスプログラムを１つにまとめて記述することか
でき、プログラム容量の短縮、ブログラムの修正、メン
テナンスの簡易化を図り得る。
（発明の効果〕
以上本発明によれば、間接指定用レジスタを設けて接点
、コイル等を間接指定することができるようにし、間接
指定用レジスタの値を変えながら間接指定された接点コ
イル等を含むシーケンスプログラムを複数回実行できる
ようにしたことから同一構造の多数のシーケンスプログ
ラムを１つにまとめて記述でき、プログラム容量の縮少
、プログラム時間の短縮、プログラムの修正およびメン
テナンスの簡易化を図ることができる。
、コイル等を間接指定することができるようにし、間接
指定用レジスタの値を変えながら間接指定された接点コ
イル等を含むシーケンスプログラムを複数回実行できる
ようにしたことから同一構造の多数のシーケンスプログ
ラムを１つにまとめて記述でき、プログラム容量の縮少
、プログラム時間の短縮、プログラムの修正およびメン
テナンスの簡易化を図ることができる。
第１図は本発明に係るｐｃの実行方式の一実施例を実行
するためのシーケンスプログラムの構造を示す図、第２
図は従来方式におけるシーケンスプログラムの第１図相
当図である。 尚、各図中、同一符号は同−又は相当部分を示す。
するためのシーケンスプログラムの構造を示す図、第２
図は従来方式におけるシーケンスプログラムの第１図相
当図である。 尚、各図中、同一符号は同−又は相当部分を示す。
Claims (1)
- シーケンス命令によってシーケンス回路の接点、コイル
等を指定して複数のシーケンスプログラムを実行するプ
ログラマブルコントローラの実行方式において、基本構
成が同一のシーケンス命令から成る上記複数のシーケン
スプログラムを各シーケンス命令に共通する言語を１つ
の変数を用いて表示した１つのシーケンスプログラムと
、該変数に各シーケンスプログラムに即した数値にプロ
グラマブルコントローラのメモリを介して置換して各プ
ログラムを間接的に指定するレジスタとを有し、該レジ
スタの記述順序に従って上記複数のシーケンスプログラ
ムを実行することを特徴とするプログラマブルコントロ
ーラの実行方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30390987A JPH01145702A (ja) | 1987-12-01 | 1987-12-01 | プログラマブルコントローラの実行方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30390987A JPH01145702A (ja) | 1987-12-01 | 1987-12-01 | プログラマブルコントローラの実行方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01145702A true JPH01145702A (ja) | 1989-06-07 |
Family
ID=17926727
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30390987A Pending JPH01145702A (ja) | 1987-12-01 | 1987-12-01 | プログラマブルコントローラの実行方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01145702A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016071767A (ja) * | 2014-10-01 | 2016-05-09 | 良成 高橋 | ステージ選択方式ｐｌｃラダー回路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51143187A (en) * | 1975-06-05 | 1976-12-09 | Nachi Fujikoshi Corp | Sequence controller |
| JPS52122786A (en) * | 1976-04-09 | 1977-10-15 | Hitachi Ltd | Sequence controlling system |
-
1987
- 1987-12-01 JP JP30390987A patent/JPH01145702A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51143187A (en) * | 1975-06-05 | 1976-12-09 | Nachi Fujikoshi Corp | Sequence controller |
| JPS52122786A (en) * | 1976-04-09 | 1977-10-15 | Hitachi Ltd | Sequence controlling system |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016071767A (ja) * | 2014-10-01 | 2016-05-09 | 良成 高橋 | ステージ選択方式ｐｌｃラダー回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0138352B1 (en) | Method of operating a data processing system via depictor-linked microcode and logic circuitry | |
| US4722043A (en) | Control system with changable time-shared execution of ladder and non-ladder programs | |
| JPH01145702A (ja) | プログラマブルコントローラの実行方式 | |
| JPS6149209A (ja) | 数値制御装置におけるプログラム実行方式 | |
| JP3793246B2 (ja) | 位置決めシステム | |
| JPH03288906A (ja) | Ｐｃの命令実行方式 | |
| JP2573251B2 (ja) | プログラマブルコントローラの送信指定方法 | |
| JPS59123936A (ja) | 移動制御方式 | |
| JP2695930B2 (ja) | インテリジェントｉ／ｏモジュール | |
| JPH0423147A (ja) | バンク切り換え方式 | |
| JP2658578B2 (ja) | プログラマブルコントローラ | |
| JPH0158522B2 (ja) | ||
| JP4037941B2 (ja) | 制御装置 | |
| JPH01128135A (ja) | スタック制御方式 | |
| JP2521927B2 (ja) | 周辺制御装置 | |
| JPH0883188A (ja) | マルチタスク処理を行う計算機 | |
| JP2001282319A (ja) | プログラマブルコントローラ | |
| JPH04321105A (ja) | 位置決め制御方法 | |
| JPH04326148A (ja) | 制御装置 | |
| JPH05233026A (ja) | マイクロコンピュータ回路 | |
| JPS645333B2 (ja) | ||
| JPS63305404A (ja) | ビット演算プロセッサ | |
| JPS6227827A (ja) | マイクロプログラムの分岐制御方式 | |
| JPH08297583A (ja) | 割り込み処理装置およびその方法 | |
| JPS63228301A (ja) | プログラマブル・コントロ−ラ |