JPH0883188A - マルチタスク処理を行う計算機 - Google Patents

Abstract

(57)【要約】 【目的】 計算途中の値を待避せずにタスクを切り替え
られるようにする。 【構成】 アドレスの上位ビットによってプログラムメ
モリ１を２つの領域に分割し、第１の領域には、前記上
位ビット以外の下位ビットで指定されるアドレス（第１
タスクアドレスという）に第１タスクのプログラムを記
憶するとともに、これに続くアドレスに第１タスクのプ
ログラムへのジャンプ命令を記憶し、第２の領域には、
第１タスクアドレスと同じ下位アドレスに第１タスクの
プログラムと同じプログラムを記憶するとともに、これ
に続くアドレスに第２タスクのプログラムを記憶する。
第１タスクの実行途中に第２タスクを実行するための割
り込み命令を受けた場合、アドレス修飾回路２は、前記
上位ビットを修飾して第２の領域を指定するようにし、
第２タスクの実行終了とともに前記上位ビットを元に戻
して第１の領域を指定するようにすることにより、第１
タスクのプログラムが１サイクル終了してから第２タス
クに切り替わるようにする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はマルチタスク機能を備え
た計算機に係わるものであり、特に、その計算機内に備
えられているプログラムメモリの処理に関するものであ
る。

【０００２】

【従来の技術】従来、特開平３−２３１３３４号公報な
どに記載されているように、２つ以上のタスクを持つ計
算機が外部からの要求に応じてタスクを切り替える場合
には、それまで実行してきた計算のパラメータが格納さ
れているレジスタの値を、専用に設けられたスタックメ
モリなどに待避してから新しいタスクの計算を実行す
る。そして、その新しいタスクの実行が終了した後に、
前記スタックメモリに待避しておいた元のタスクの計算
途中のパラメータをレジスタに呼び戻して元のタスクの
計算の続きを実行するようになされていた。

【０００３】

【発明が解決しようとする課題】しかしながら、上述の
ように、タスクを切り替えるに当たってレジスタの値を
スタックメモリに待避し、新しいタスクを実行した後に
待避しておいたパラメータをレジスタに呼び戻すように
していたのでは、タスクの切り替えのたびにオーバーヘ
ッドが生じるという欠点があった。特に、頻繁にタスク
を切り替えなければならない用途においては、タスクの
切り替えにかかるオーバーヘッドが大きくなってしま
い、処理を効率的に行うことができないという欠点があ
った。

【０００４】さらに、一般に、タスクの切り替えを行う
際には、中断したタスクの計算を再開するために必要な
最小限のレジスタ以外のレジスタの値をも待避してしま
う場合が多い。このため、上述したオーバーヘッドの欠
点は非常に大きな問題となっていた。

【０００５】そこで本発明は、タスクの切り替え時にレ
ジスタの値を待避したりこれを復元したりする必要のな
いプログラムフロー制御方法を有する計算機を提供する
ことを目的とする。

【０００６】

【課題を解決するための手段】本発明のマルチタスク処
理を行う計算機は、ある１つのタスクを実行するための
プログラムが記憶されると共にこのプログラムに引き続
いて前記ある１つのタスクのプログラムへのジャンプ命
令が記憶される領域と、前記ある１つのタスクのプログ
ラムと同じプログラムが記憶されると共にこのプログラ
ムに引き続いて前記ある１つのタスク以外のタスクのプ
ログラムが記憶される領域とにより複数の領域に分割さ
れたメモリ手段と、前記メモリ手段の複数の領域の中か
らいずれかの領域を指定する領域指定手段と、前記領域
指定手段により指定された領域に記憶されているタスク
の命令を読み出して実行する命令実行手段とを設けたこ
とを特徴とするものである。

【０００７】本発明の他の特徴とするところは、非同期
的に起動されるタスクを２つ以上実行する計算機におい
て、前記タスクを実行するためのプログラムが記憶され
るメモリ手段と、前記メモリ手段の記憶領域を指定する
ように前記メモリ手段に対するアドレスを修飾し、この
修飾したアドレスを前記メモリ手段に供給するアドレス
修飾手段とを具備し、前記メモリ手段は、前記修飾され
たアドレスの上位ビットによって第１、第２の２つの領
域に分割されるように構成され、前記第１の領域には、
前記上位ビット以外の下位ビットで指定されるアドレス
に第１のタスクのプログラムが記憶されるとともに、こ
のプログラムに引き続くアドレスに前記第１のタスクの
プログラムへのジャンプ命令が記憶され、前記第２の領
域には、前記第１の領域において前記第１のタスクのプ
ログラムが記憶されたアドレスの下位ビットと同じ下位
ビットで指定されるアドレスに前記第１のタスクのプロ
グラムと同じプログラムが記憶されるとともに、このプ
ログラムに引き続くアドレスに第２のタスクのプログラ
ムが記憶され、前記アドレス修飾手段は、前記第２のタ
スクを実行するための割り込み命令を受けたときに、前
記上位ビットによって前記第２の領域を指定するように
前記メモリ手段に対するアドレスを修飾し、前記第２の
タスクの実行終了とともに前記上位ビットによって前記
第１の領域を指定するように前記メモリ手段に対するア
ドレスを修飾することを特徴とするものである。

【０００８】

【作用】上記のように構成した本発明によれば、タスク
の切り替えは、種々のタスクが記憶されたメモリ手段の
領域の指定が領域指定手段で切り替えられることによっ
て行われるが、現在実行中のタスクが中断され新しいタ
スクに切り替えられる場合に、上記新しいタスクが記憶
されている新たな指定領域には、現在実行中のタスクの
プログラムと新しいタスクのプログラムとが続けて記憶
されているので、領域が切り替えられた後でも、現在実
行中のタスクが１サイクル実行された後に新しいタスク
が実行されて、その実行の終了後に再び元のタスクに戻
るようになる。

【０００９】以上のことを、例えば、上記領域指定手段
としてアドレス修飾手段を用いた本発明の他の特徴とす
るところに基づいてもう少し詳しく説明すると、以下の
ようになる。

【００１０】すなわち、計算機が第１のタスクを中断し
て第２のタスクに切り替える際には、第２のタスクを実
行するための割り込み命令に応じて、アドレス修飾手段
により修飾される上位ビットが第２の領域を指定する状
態に変化することにより、第１の領域から第２の領域に
メモリ手段のアドレスが切り替えられる。

【００１１】切り替えられた第２の領域にも現在実行中
の第１のタスクのプログラムと同じプログラムが記憶さ
れているので、第１の領域から第２の領域に切り替えら
れた後でも、第１のタスクのプログラムが１サイクル終
了するまでは第１のタスクが実行される。第２の領域に
おいては、第１のタスクの実行プログラムに引き続いて
第２のタスクの実行プログラムが記憶されているので、
第１のタスクの実行が終了した後には第２のタスクが実
行される。

【００１２】第２のタスクの実行が終了すると、アドレ
ス修飾手段により修飾される上位ビットが第１の領域を
指定する状態に戻ることにより、第２の領域から第１の
領域にメモリ手段のアドレスが切り替えられる。切り替
えられた第１の領域のアドレスには第１のタスクのプロ
グラムへのジャンプ命令が記憶されているので、そのジ
ャンプ命令に従って第１のタスクのプログラムが再び実
行される。

【００１３】このように、本発明によれば、レジスタの
値を一切待避することなく、タスクの切り替えを行うこ
とが可能となる。

【００１４】

【実施例】以下、本発明の一実施例を図面を参照して説
明する。図１は、本発明の一実施例である計算機システ
ムの構成を示す図である。

【００１５】図１において、１はプログラムメモリであ
り、後ほど図２を用いて説明するプログラムが格納され
ている。プログラムメモリ１は、アドレス修飾回路２か
らアドレスバス８を介して供給されるアドレスに従って
命令が選択され、この選択された命令がデータバス１０
に出力されるようになっている。

【００１６】アドレス修飾回路２は、第３ポート６から
修飾開始要求信号１１が与えられたときに、ＣＰＵ３か
らアドレスバス９に出力される８ビットのアドレスの上
位側に、値が“１”の１ビットを付け加えて９ビットの
アドレスとし、これをアドレスバス８に出力する。ま
た、第４ポート７から修飾完了要求信号１２が与えられ
たときに、ＣＰＵ３からアドレスバス９に出力される８
ビットのアドレスの上位側に、値が“０”の１ビットを
付け加えて９ビットのアドレスとし、これをアドレスバ
ス８に出力する。なお、初期状態では、ＣＰＵ３からア
ドレスバス９に出力される８ビットのアドレスの上位側
に付け加える値を“０”とし、これにより得られる９ビ
ットのアドレスをアドレスバス８に出力するものとす
る。

【００１７】ＣＰＵ３は、プログラムメモリ１内の次に
実行すべき命令が格納されている８ビットのアドレスを
アドレスバス９に出力する。この８ビットのアドレス
は、アドレス修飾回路２により９ビットのアドレスに修
飾された後、プログラムメモリ１に供給される。そし
て、この９ビットのアドレスに従って選択された命令が
プログラムメモリ１からデータバス１０に出力される
が、ＣＰＵ３はまた、上記データバス１０に出力された
命令を読み込んでそれを実行する。

【００１８】第１ポート４および第３ポート６は、それ
ぞれ図１に示す計算機システムが外部からデータを取り
込む入力ポートである。第３ポート６にデータが入力さ
れると、修飾開始要求信号１１がアドレス修飾回路２に
供給されることによりアドレスの修飾が要求され、第３
ポート６内のデータがＣＰＵ３によりデータバス１０に
読み出されると、アドレスの修飾要求が取り下げられる
ようになっている。

【００１９】第２ポート５および第４ポート７は、それ
ぞれ図１に示す計算機システムが外部へデータを出力す
る出力ポートである。ＣＰＵ３によってデータバス１０
を介して第４ポート７にデータが書き込まれると、修飾
完了要求信号１２がアドレス修飾回路２に供給されるこ
とにより、アドレス修飾が初期状態に戻るように指示さ
れるようになっている。

【００２０】上述したプログラムメモリ１は、アドレス
の最上位ビットが“０”である第１の領域と、最上位ビ
ットが“１”である第２の領域とに分けられる。第１の
領域には、図２（ａ）に示すように、前半の０００Ｈ〜
０１０Ｈのアドレスに、ある１つのタスクを実行するた
めのプログラムが記憶されるとともに、引き続く０１１
Ｈ以降のアドレスに、このプログラムを繰り返し実行す
るためのジャンプ命令が記憶されている。

【００２１】また、第２の領域には、図２（ｂ）に示す
ように、前半の１００Ｈ〜１１０Ｈのアドレスに、上記
０００Ｈ〜０１０Ｈのアドレスに記憶されているプログ
ラムと同じプログラムが記憶されている。アドレス１１
０Ｈに引き続くアドレス１１１Ｈから後は、他のタスク
を実行するためのプログラムが記憶される。

【００２２】次に、以上のように構成された計算機シス
テムの動作を説明する。ＣＰＵ３は、アドレス０００Ｈ
（Ｈは“０００”が１６進数であることを示している）
の命令から実行を開始し、第１ポート４からレジスタＡ
にデータを書き込む。次に、ＣＰＵ３は、このレジスタ
Ａ内のデータを使用してアドレス００１Ｈ〜００ＦＨの
命令で何らかの処理ｆを実行し、その結果をレジスタＢ
に書き込む。なお、図示は省略したが、上述のレジスタ
Ａ，Ｂは、ＣＰＵ３の中に備えられているものである。
次にアドレス０１０Ｈの命令でレジスタＢの内容を第２
ポート５に書き出す。そして、アドレス０１１Ｈの命令
でアドレス０００Ｈにジャンプし、ループを形成するも
のとする。

【００２３】このループの実行中に、例えばアドレス０
０１Ｈで外部から第３ポート６にデータが入力された、
すなわち新しいタスクを実行するための割り込み要求が
されたと仮定する。この場合、修飾開始要求信号１１が
アドレス修飾回路２に供給されることによりアドレス修
飾要求が出される。これに応じてアドレス修飾回路２で
は、アドレスバス９から入力された０１Ｈのアドレス
が、その最上位に値が“１”の１ビットが付け加えられ
てアドレス１０１Ｈとされる。このアドレス１０１Ｈは
アドレスバス８に出力されてプログラムメモリ１に供給
される。

【００２４】これにより、プログラムメモリ１のアドレ
スが第１の領域から第２の領域に切り替えられ、第２の
領域のアドレス１０１Ｈ以降の処理が順次行われること
になる。このとき、第２の領域のアドレス１０１Ｈ〜１
１０Ｈまでは、第１の領域のアドレス００１Ｈ〜０１０
Ｈまでの処理と全く同じ処理が行われる。

【００２５】引き続くアドレス１１１Ｈ以降では、新し
いタスクが実行される。すなわち、まずアドレス１１１
Ｈで第３ポート６からレジスタＡにデータが書き込まれ
る。その後、このレジスタＡのデータを使用してアドレ
ス１１２Ｈ〜１５ＦＨの命令で何らかの処理ｇが実行さ
れ、その結果がレジスタＢに書き込まれる。

【００２６】次に、アドレス１６０Ｈの命令でレジスタ
Ｂの内容が第４ポート７に書き込まれると、修飾完了要
求信号１２がアドレス修飾回路２に供給される。これに
応じてアドレス修飾回路２によりアドレスの修飾が初期
状態に戻される。つまり、プログラムメモリ１のアドレ
スが第２の領域から第１の領域に切り替えられる。

【００２７】この場合、アドレスバス９から次に入力さ
れる６１Ｈのアドレスが、その最上位に値が“０”の１
ビットが付け加えられてアドレス０６１Ｈとされる。こ
れにより、アドレス１６０Ｈの命令の次にはアドレス０
６１Ｈの命令が実行され、アドレス０００Ｈにジャンプ
して元のタスクのループが再び実行される。

【００２８】以上のように、本実施例によれば、ある１
つのタスクの実行中に他のタスクを実行するための割り
込み命令があった場合に、現在実行中のタスクのプログ
ラムが１サイクル終了してから新しいタスクに切り替わ
るようになるので、あるタスクの処理途中の値をスタッ
クメモリなどに待避し、新しいタスクの実行が終了した
後に待避しておいた値を復元するようにしなくもタスク
の切り替えを行うことができる。

【００２９】なお、上述の実施例では、２つのタスクを
切り替える場合について説明しているが、本発明はこの
数に限定されるものではなく、非同期的に起動されるタ
スクを２つ以上実行する計算機であれば、本発明を適用
することが可能である。また、上述の実施例では、修飾
されたアドレスによって領域の指定を行っていたが、例
えば専用の識別子等を用いて指定を行うようにしてもよ
い。

【００３０】

【発明の効果】以上説明したように本発明によれば、現
在実行中のタスクの処理途中の値が格納されたレジスタ
の内容を待避、復元することなくタスクの切り替えを行
うことができる。このため、タスクの切り替えに伴うオ
ーバーヘッドを少なくすることができ、マルチタスク処
理の効率を向上させることができる。

【図面の簡単な説明】

【図１】本発明の一実施例である計算機システムの構成
を示す図である。

【図２】プログラムメモリに記憶されるプログラムの一
例を示す図である。

【符号の説明】

１ プログラムメモリ ２ アドレス修飾回路 ３ ＣＰＵ ４ 第１ポート ５ 第２ポート ６ 第３ポート ７ 第４ポート ８ アドレスバス ９ アドレスバス １０ データバス １１ 修飾開始要求信号 １２ 修飾完了要求信号

Claims (2)

【特許請求の範囲】
1. 【請求項１】 ある１つのタスクを実行するためのプロ
   グラムが記憶されると共にこのプログラムに引き続いて
   前記ある１つのタスクのプログラムへのジャンプ命令が
   記憶される領域と、前記ある１つのタスクのプログラム
   と同じプログラムが記憶されると共にこのプログラムに
   引き続いて前記ある１つのタスク以外のタスクのプログ
   ラムが記憶される領域とにより複数の領域に分割された
   メモリ手段と、 前記メモリ手段の複数の領域の中からいずれかの領域を
   指定する領域指定手段と、 前記領域指定手段により指定された領域に記憶されてい
   るタスクの命令を読み出して実行する命令実行手段とを
   設けたことを特徴とするマルチタスク処理を行う計算
   機。
2. 【請求項２】 非同期的に起動されるタスクを２つ以上
   実行する計算機において、 前記タスクを実行するためのプログラムが記憶されるメ
   モリ手段と、 前記メモリ手段の記憶領域を指定するように前記メモリ
   手段に対するアドレスを修飾し、この修飾したアドレス
   を前記メモリ手段に供給するアドレス修飾手段とを具備
   し、 前記メモリ手段は、前記修飾されたアドレスの上位ビッ
   トによって第１、第２の２つの領域に分割されるように
   構成され、 前記第１の領域には、前記上位ビット以外の下位ビット
   で指定されるアドレスに第１のタスクのプログラムが記
   憶されるとともに、このプログラムに引き続くアドレス
   に前記第１のタスクのプログラムへのジャンプ命令が記
   憶され、 前記第２の領域には、前記第１の領域において前記第１
   のタスクのプログラムが記憶されたアドレスの下位ビッ
   トと同じ下位ビットで指定されるアドレスに前記第１の
   タスクのプログラムと同じプログラムが記憶されるとと
   もに、このプログラムに引き続くアドレスに第２のタス
   クのプログラムが記憶され、 前記アドレス修飾手段は、前記第２のタスクを実行する
   ための割り込み命令を受けたときに、前記上位ビットに
   よって前記第２の領域を指定するように前記メモリ手段
   に対するアドレスを修飾し、前記第２のタスクの実行終
   了とともに前記上位ビットによって前記第１の領域を指
   定するように前記メモリ手段に対するアドレスを修飾す
   ることを特徴とするマルチタスク処理を行う計算機。