JPH0152900B2 - - Google Patents

Info

Publication number
JPH0152900B2
JPH0152900B2 JP14941283A JP14941283A JPH0152900B2 JP H0152900 B2 JPH0152900 B2 JP H0152900B2 JP 14941283 A JP14941283 A JP 14941283A JP 14941283 A JP14941283 A JP 14941283A JP H0152900 B2 JPH0152900 B2 JP H0152900B2
Authority
JP
Japan
Prior art keywords
oxide film
carbon
film
semiconductor substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP14941283A
Other languages
English (en)
Other versions
JPS6041243A (ja
Inventor
Tatsuichi Ko
Jiro Ooshima
Takashi Yasujima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP14941283A priority Critical patent/JPS6041243A/ja
Publication of JPS6041243A publication Critical patent/JPS6041243A/ja
Publication of JPH0152900B2 publication Critical patent/JPH0152900B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、半導体装置の製造方法に関するもの
で特にコンタクトホール部分で段切れの恐れのな
い絶縁膜を有する半導体装置の製造方法に関す
る。
〔発明の技術的背景とその問題点〕
従来より用いられている半導体装置内の素子間
を接続する配線部の形成方法の概略は次のような
ものである。すなわち、第1図に示すように、不
純物の選択拡散或いは選択注入技術を用いて、半
導体基板11に所定の素子領域12を形成すると
共に半導体基板11の上面にシリコン酸化膜等の
絶縁膜13を形成する。そして、この絶縁膜13
に第2図に示すように窓明けを行い、素子接続部
となる部位に開口部14を形成する。次いで半導
体基板11内の素子領域12と後に形成される配
線層との良好な接続性が得られるように、上記開
口部14からn+(またはp+)イオン注入を用い高
濃度のイオン注入層15を開口部14直下に形成
する。
続いて第3図に示すように上記イオン注入層1
5の活性化熱処理等を行い、同時にこの熱処理時
に基板11表面に薄い酸化膜13sを形成する。
次いで、第4図に示すように上記酸化膜13s
に所定形状のコンタクトホール14cを開口す
る。
続いて第5図に示すように、基板の上面に金属
膜16を被着し、所定のパターンにパターニング
することにより各素子領域を接続する配線層を形
成する。
以上のようにして形成した装置では、絶縁膜1
3に開口部14を形成するが、この開口部14の
断面が急峻で大きな段差を有するため、この段差
部上に形成される金属膜16に第5図のaで示す
ようないわゆる段切れと呼ばれる配線切れを生じ
やすいものであつた。
このような従来の装置の段切れの対策として、
例えば、第6図に示すように、半導体基板11上
に絶縁膜13としてシリコン酸化膜130および
低温の熱処理で軟化する例えばBSG(ホウ素シリ
ケートガラス)膜131等を順に積層被着して、
絶縁膜13の窓明け後熱処理を行つて絶縁膜13
の段差を滑らかにする方法もある。このようなも
のでは、金属膜16の段切れは防止できるもの
の、工程が煩雑であるという欠点があつた。
また、これらの方法では配線層との接続部分で
はn+(またはp+)イオン注入用の開口部14とコ
ンタクトホール14cとのマスク合わせ精度を考
慮してコンタクト部分の面積の余裕をかなり大き
くする必要があり、素子の微細化を阻んでいた。
また、この他に、いわゆるLOCOS(LOCal
Oxidation of Silicon)法によりシリコン基板表
面に選択的に酸化膜を形成する方法もある。この
方法は、シリコン基板表面にシリコン窒化膜を被
着し、このシリコン窒化膜をパターニングし、さ
らにこのシリコン窒化膜を耐酸化性マスクとして
シリコン基板表面を選択酸化してシリコン酸化膜
のパターンを形成し、不要となるシリコン窒化膜
を除去するものである。この方法によれば、シリ
コン酸化膜の開口部の断面は滑らかなものとなる
が、シリコン窒化膜の被着工程およびそのパター
ニング工程、さらには選択酸化終了後の不要なシ
リコン窒化膜パターンの除去工程が煩しいという
欠点を有していた。
〔発明の目的〕
この発明は上記のような点に鑑みなされたもの
で、その目的とするところは段切れの恐れのな
い、緩やかな段面構造の絶縁膜を有する装置を簡
易に製造することのできる半導体装置の製造方法
を提供し、生産性の向上を図ろうとするものであ
る。
〔発明の概要〕
すなわちこの発明に係る半導体装置の製造方法
では、半導体基板の上面に例えばシリコン酸化膜
或いはレジスト膜等からなる炭素導入阻止膜を形
成しこの炭素導入阻止膜をパターニングし、この
炭素導入阻止膜をマスクとして半導体基板の上面
部分に選択的に炭素を導入し炭素導入層を形成す
る。そして上記炭素導入阻止膜を除去した後、半
導体基板の上面を酸化させ酸化膜を形成する。こ
こで炭素導入層では導入した炭素の量に依存して
酸素の拡散速度が低下する。すなわち炭素を多量
に含んだ領域を設けることにより、この炭素を含
んだ領域およびその下部に位置する例えば酸化膜
部分やシリコン基板界面への酸素供給量をその他
の領域と比較し減少させて、その領域における酸
化膜の成長量を抑制できる。その結果炭素導入層
に相当する部位には炭素を含む薄い酸化膜部分が
形成され、炭素導入層以外の領域に上記薄い酸化
膜部分と緩やかに連続した厚い酸化膜部分が形成
される。その後、薄い酸化膜部分が除去され厚い
酸化膜部分が残るように薄い酸化膜部分と厚い酸
化膜部分とを同一速度でエツチングし、上記炭素
導入層に相当しない領域に緩やかな開口部断面を
有する残留酸化膜を形成するようにしたものであ
る。
ここで、上記炭素導入層をシリコン基体の表面
領域に形成してもよいし、半導体基板上面に適宜
予め形成された酸化膜に形成してもよい。
また、オーミツクコンタクトを得るためのイオ
ン注入工程で形成する注入阻止膜を、上記炭素導
入阻止膜として使用すれば炭素の選択導入のため
の専用のパターニングを行う必要がない。
〔発明の実施例〕
以下図面を参照してこの発明の一実施例につき
抵抗素子の例をとり、説明する。
まず、第7図に示すようにn形シリコン半導体
基板21に抵抗体となるp-拡散層22を形成す
る。次いで、この基板21上に例えばフオトレジ
スト或いはシリコン酸化膜等の誘電体膜からなる
注入阻止部材膜23を被着し、抵抗体のコンタク
ト位置に開口部23cを開口する。
続いて、第8図に示すように、後に形成する配
線層とのオーミツクコンタクトを得るため、上記
注入阻止部材膜23をマスクとしたp+イオン注
入を例えば加速電圧180keV、ボロンの濃度2×
1015cm-2の条件で行いp+注入層24を形成する。
引き続き、例えば加速電圧50keV、濃度1×1015
cm-2の条件でC+注入(炭素注入)を行い、炭素
注入層25を基板21の比較的浅い表面領域に形
成する。
次いで、上記注入阻止部材膜23を除去した
後、第9図に示すようにウエハを通常の酸化炉中
に設置し、基板21表面の酸化を行い酸化膜26
を形成する。この際に、基板21内に導入された
炭素が酸化膜中に取り込まれると、炭素を含む酸
化膜の酸素拡散速度が遅いため、炭素注入層25
上の酸化膜厚が他の領域に比らべ薄くなる。この
場合では、炭素注入層25上の薄い酸化膜部分2
6cは約3000Å程度の膜厚となり、炭素注入層2
5以外の領域の厚い酸化膜部分260は約8000Å
の膜厚となる。
続いて炭素を含む酸化膜部分(薄い酸化膜部
分)26cおよび炭素を含まない酸化膜部分(厚
い酸化膜部分)260のエツチングレートが略変
わらないような、例えばふつ酸系薬品を用いたエ
ツチングにより、上記酸化膜26を約3000Åの一
定膜厚でエツチング除去する。これにより第10
図に示すように上記厚い酸化膜部分250が約
5000Åの膜厚で残留酸化膜として半導体基板21
上に残り、これをフイールド絶縁膜として他の素
子領域との分離に用いる。
次に第11図に示すように、アルミニウム等の
金属膜27をウエハ上に蒸着し、パターニングを
行うことにより、所定の各部を配線する配線層を
形成する。
ここで上記方法の半導体基板の酸化工程におい
て、炭素注入層に注入された炭素量に応じてその
部分の酸素の拡散速度が低下するため、炭素注入
層の中央部への酸素の拡散量は少なく、炭素注入
層の周辺部には周囲から多くの酸素が回り込むよ
うに拡散される。この結果、半導体基板上には、
炭素を含んだ薄い酸化膜部分とこの薄い酸化膜部
分に緩やかに連続した炭素を含まない厚い酸化膜
部分とを有した酸化膜が形成される。従つて、上
記酸化膜の薄い酸化膜部分を除去するように一定
膜厚で酸化膜をエツチングすれば、厚い酸化膜部
分に由来して半導体基板上に残る残留酸化膜の開
口部断面は緩やかに傾斜したものとなる。
これにより、上記残留酸化膜の開口部から残留
酸化膜上に渡つて金属配線層を均一に形成するこ
とができ、配線層の段切れの発生を低減させるこ
とができる。
また、オーミツクコンタクトを得るための不純
物のイオン注入工程に用いる注入阻止部材膜を炭
素導入の阻止膜として使用すれば、従来のように
コンタクト部にパターニングをくり返したり、シ
リコン窒化膜のパターニング等を行つたりする必
要がなく、製造工程の大幅な短縮化、簡素化を図
ることができる。
さらに、従来のようにオーミツクコンタクトの
ための不純物注入工程とコンタクトホールの開口
工程とのマスク合わせずれを見こんでコンタクト
部を不必要に大きくする必要がないため、素子の
高集積化にも効果的である。
尚、第11図では、金属膜27下のコンタクト
部に炭素注入層25が残つているように示してあ
るが、アルミニウムの合金化処理すなわちシンタ
リング処理中に基板21表面に残つた炭素は殆ん
どアルミニウム中に取り込まれるものであり、さ
らに第9図に示す基板21表面の酸化工程におい
て酸化膜26を充分に厚く形成すれば炭素が殆ん
どこの酸化膜26中に取り込まれるため、炭素の
影響による素子特性の変化は殆んどみられない。
また、上記実施例では炭素注入層25をシリコ
ン基体の表面領域に形成する場合につき示した
が、シリコン基体の上面に予め酸化膜が形成され
ている半導体基板を用い、この基板上に炭素導入
を阻止する所定パターンの厚い膜を形成して炭素
を選択的に上記酸化膜に導入し、以下上記実施例
と同様な工程を進めてもよい。
さらにまた、上記実施例では、半導体基板の上
面に炭素を導入する方法として選択イオン注入法
を用いる場合を示したが、これはイオン注入に限
らず他の導入方法によつてもよい。
〔発明の効果〕
以上のようにこの発明によれば、金属配線層の
段切れの恐れのない緩やかな開口部断面を有する
絶縁膜を備えた半導体装置を簡単な工程により製
造することのできる半導体装置の製造方法を提供
でき、生産性の向上を図ることができる。
【図面の簡単な説明】
第1図乃至第5図は従来の半導体装置の製造方
法の一例を説明するための断面図、第6図は従来
の半導体装置の製造方法の他の一例を説明するた
めの断面図、第7図乃至第11図はこの発明の一
実施例に係る半導体装置の製造方法を説明するた
めの断面図である。 21…半導体基板、23…注入阻止部材膜、2
5…炭素注入層(炭素導入層)、26…酸化膜、
26c…薄い酸化膜部分、260…厚い酸化膜部
分、27…金属膜。

Claims (1)

    【特許請求の範囲】
  1. 1 半導体基板の上面に所定部分に開口部を有す
    る炭素導入阻止膜を選択的に形成する工程と、上
    記炭素導入阻止膜をマスクとして半導体基板の上
    面部分に選択的に炭素を導入し炭素導入層を形成
    する工程と、上記炭素導入阻止膜を除去した後半
    導体基板の上面を酸化させることにより、上記炭
    素導入層部分に炭素を含む薄い酸化膜部分を有し
    炭素導入層以外の領域に炭素を含まない厚い酸化
    膜部分を有する酸化膜を形成する工程と、上記薄
    い酸化膜部分直下の半導体基板を露出させるとと
    もに上記炭素導入層に相当しない領域に形成され
    た厚い酸化膜部分の一部を残すように上記厚い酸
    化膜部分と薄い酸化膜部分とを略同一のエツチン
    グ速度でエツチングする工程とを具備することを
    特徴とする半導体装置の製造方法。
JP14941283A 1983-08-16 1983-08-16 半導体装置の製造方法 Granted JPS6041243A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14941283A JPS6041243A (ja) 1983-08-16 1983-08-16 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14941283A JPS6041243A (ja) 1983-08-16 1983-08-16 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS6041243A JPS6041243A (ja) 1985-03-04
JPH0152900B2 true JPH0152900B2 (ja) 1989-11-10

Family

ID=15474551

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14941283A Granted JPS6041243A (ja) 1983-08-16 1983-08-16 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS6041243A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63170046U (ja) * 1987-04-18 1988-11-04
JPH01259538A (ja) * 1988-04-11 1989-10-17 Agency Of Ind Science & Technol 酸化膜の形成方法

Also Published As

Publication number Publication date
JPS6041243A (ja) 1985-03-04

Similar Documents

Publication Publication Date Title
KR940008728B1 (ko) 반도체 장치 및 그 제조방법
US4398964A (en) Method of forming ion implants self-aligned with a cut
US3936331A (en) Process for forming sloped topography contact areas between polycrystalline silicon and single-crystal silicon
JPS6041470B2 (ja) 半導体装置の製造方法
US4217153A (en) Method of manufacturing semiconductor device
US3912558A (en) Method of MOS circuit fabrication
EP0076147A2 (en) Method of producing a semiconductor device comprising an isolation region
JPH0152900B2 (ja)
US5763316A (en) Substrate isolation process to minimize junction leakage
JP3062597B2 (ja) 半導体装置の製造方法
JPH0756870B2 (ja) 半導体装置の製造方法
JPS6213047A (ja) 半導体装置の製造方法
KR950007422B1 (ko) 반도체 장치의 소자격리 방법
JP2890550B2 (ja) 半導体装置の製造方法
KR940010499B1 (ko) 반도체 장치의 제조방법
JPH027558A (ja) 半導体装置およびその製造方法
KR20000014700A (ko) 반도체 소자의 소자 분리막 형성방법
JPH06177069A (ja) 半導体装置の製造方法
KR930010985B1 (ko) 다양한 로컬폴리 산화물을 이용한 격리의 제조방법
JP2727576B2 (ja) 半導体装置の製造方法
KR100249021B1 (ko) 반도체장치의 소자격리방법
JPH0362947A (ja) 半導体装置及びその製造方法
JPS61241941A (ja) 半導体装置の製造方法
JPH04309226A (ja) 半導体装置の製造方法
JPS62248236A (ja) 半導体装置の製造方法