JPH01149090A - 画像表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 フラッシング画像を表示する画像表示装置に関し、 フラッシング表示を要求されない画像データに対する処
理を簡素化することにより、表示速度を速めることを目
的とし、 フラッシング表示をすべきか否かを示すフラッシング表
示情報と共に送られて来る画像データを順次画面に表示
する画像表示装置において、それぞれが、画面上に現在
表示される画像データを保持する第１のフレーム・バッ
ファ・メモリおよび第２のフレーム・バッファ・メモリ
と、前記フラッシング表示情報により、送られて来た画
像データがフラッシング表示すべきものであることを検
出するフラッシング・データ検出手段と、最初のフラッ
シング表示をすべき画像データが現われるまでの画像デ
ータを前記第１のフレーム・バッファ・メモリのみに書
込んで該第１のフレーム・バッファ・メモリの内容のみ
を表示する通常表示手段と、最初のフラッシング・デー
タが検出されると、前記第１のフレーム・バッファ・メ
モリに保持された前記先頭部データ・カウント手段のカ
ウント分の画像データを前記第２のフレーム・バッファ
・メモリへ連続して転送する連続転送手段と、該連続し
た転送の終了後、前記第１のフレーム・バッファ・メモ
リの内容と前記第２のフレーム・バッファ・メモリの内
容とを交互に表示しつつ、以後送られてきた画像データ
については、フラッシング表示すべきものは前記第１お
よび第２のフレーム・バッファ・メモリのいずれか一方
のみに書込んで他方にはブランクを書込み、フラッシン
グ表示すべきでないものは該第１および第２のフレーム
・バッファ・メモリの両方に書込むフラッシング表示手
段とを有してなるように構成する。

〔産業上の利用分野〕

本発明は画像表示装置に関し、特に、フラッシング画像
を表示する画像表示装置に関する。

デイスプレィ画面上にフラッシング・データを表示する
には、２枚のフレーム・バッファ・メモリを設けて、一
画面のデータのうちフラッシングするデータのみは、一
方のフレーム・バッファ・メモリのみに書込み、他方の
フレーム・バッファ・メモリには書込まず、該−画面の
残りのデータ、すなわち、フラッシングしないデータに
ついては両方のフレーム・メモリに書き込んでこれを交
互に表示するということが行なわれている。ところで、
従来、このようなフラッシング画像を表示する画像表示
装置の表示速度を高速化する技術が要望されていた。

〔従来の技術、および発明が解決しようとする問題点〕

従来、フラッシングデータを表示することが可能な画像
表示装置においては、画像データの、バイト毎にその画
像データがフラッシングデータの属性を有するデータ（
以下、フラッシング・データとも言う）か否かを判断し
、もし、フラッシングデータであれば、前述の２枚のフ
レーム・バッファ・メモリのうちの一方のみに該画像デ
ータを書込んで他方のフレーム・バッファ・メモリには
ブランクを書込み、あるいは、該画像データがフラッシ
ング・データでなければ、そのデータは８亥２枚のフレ
ーム・バッファ・メモリの両方に書込むということを、
１バイト毎に繰り返していた。

特に、従来のフラッシング表示するための画像表示装置
においては、フラッシング表示をすべき画像データが全
く送られて来ず、フラッシング表示をしない画像データ
のみが送られてきたときにおいても、１バイトの画像デ
ータが読込まれる毎に、該画像データを２枚のフレーム
・バッファ・メモリの双方に書込み、さらに、これら２
枚のフレーム・バッファ・メモリから交互に表示を行な
うというフラッシング表示動作を行なっており、無駄で
繁雑な処理を含むものであった。このため、従来のフラ
ッシング表示を行なう画像表示装置においては、表示速
度をさらに高速化する余地があった。

本発明は上記の問題点に鑑み、なされたもので、フラッ
シング表示を要求されない画像データに対する処理を簡
素化することにより、表示速度を速める画像表示装置を
提供することを目的とするものである。

〔問題点を解決するための手段〕

第１図は本発明の基本的構成を示す図である。

本図において、１はフラッシング・データ検出手段、２
は通常表示手段、３はフラッシング表示手段、４は先頭
部データ・カウント手段、５は第１のフレーム・バッフ
ァ・メモリ、６は第２のフレーム・バッファ・メモリ、
そして７は連続転送手段である。

フラッシング・データ検出手段１は、他から画像データ
と共に送られてくる、該画像データがフラッシング表示
をすべきものか否かを示すフラッシング表示情報を検出
する。

第１および第２のフレーム・バッファ・メモリ５．６は
、それぞれが、画面に表示され得る、画像データを保持
する。

通常表示手段２は、先頭の画像データから最初のフラッ
シング表示をすべき画像データが現われるまでの該画像
データを前記第１のフレーム・バッファ・メモリ５のみ
に書込んで該第１のフレーム・バッファ・メモリ５の内
容のみを表示する。

先頭部データ・カウント手段４は、最初のフラッシング
・データが現われるまでの画像データの長さをカウント
する。

連続転送手段７は、最初のフラッシング・データが検出
されると、前記第１のフレーム・バッファ・メモリ５に
保持された前記先頭部データ・カウント手段４のカウン
ト分の画像データを前記第２のフレーム・バッファ・メ
モリ６へ連続して転送する。

フラッシング表示手段３は、該連続した転送の終了後、
前記第１のフレーム・バッファ・メモリ５の内容と前記
第２のフレーム・バッファ・メモリ６の内容とを交互に
表示しつつ、以後送られてきた画像データについては、
フラッシング表示すべきものは前記第１および第２のフ
レーム・バッファ・メモリ５．６のいずれか一方のみに
書込んで他方にはブランクを書込み、フラッシング表示
すべきでないものは該第１および第２のフレーム。

バッファ・メモリ５．６の両方に書込む。

〔作　用〕

他より、画像データと共に、該画像データがフラッシン
グ表示すべきものであるか否かを示すフラッシング表示
情報が送られて来るという状況において、フラッシング
・データ検出手段ｌは、フラッシング表示情報を監視し
ており、ここで、フラッシング表示をすべきであるとい
う情報が検出されるまでは、通常表示手段２は、上記の
送られてきた画像データを第１のフレーム・バッファ・
メモリ５に書込んで該第１のフレーム・バッファ・メモ
リ５の内容のみを表示する。

フラッシング・データ検出手段１において、フラッシン
グ表示をすべき画像データが最初に検出されると、フラ
ッシング・データ検出手段１は、通常表示手段２の動作
を停止させ、連続転送手段７を起動させ、次にフラッシ
ング表示手段３の動作を開始させる。そして、フラッシ
ング表示手段３には、このとき以後、前記の他より送ら
れてきた画像データと共に、該画像データに対応するフ
ラッシング表示情報が供給され、フラッシング表示手段
３は以後送られて来た画像データ全てについてフラッシ
ング表示を行なう。

なお、先頭部データ・カウント手段４は、連続転送手段
７に対して、連続転送すべきデータの長さの情報を与え
る。

以上の動作により、フラッシング表示すべき画像データ
が全く来ないうちは、第１のフレーム・バッファ・メモ
リ５のみに画像データを書込めばよく、第２のフレーム
・バッファ・メモリ６へは、フラッシング表示すべき画
像データが送られて来たときに初めて、それまでに第１
のフレーム・バッファ・メモリ５に書込まれたフラッシ
ング表示をしない画像データを連続転送によって高速に
第２のフレーム・バッファ・メモリ６に複写する。

その後、第１および第２のフレーム・バッファ・メモリ
５．６の内容を交互に表示させる、すなわちフラッシン
グ表示の動作を行なう。これにより、従来のように、フ
ラッシング表示を必要としないときに、フラッシング動
作を行なわず、また同じく、フラッシング表示をしない
ときに、第１および第２のフレーム・バッファ・メモリ
５．６の両方に対して画像データが送られ来る度毎に該
画像データを書込むという繁雑な処理も行なわないので
、フラッシングを行なわないときの処理が簡素化され、
全体として処理速度、すなわち、表示速度が向上する。

〔実施例〕

第４図は本発明の画像表示装置のハードウェア構成例を
示すものである。第４図において、５および６はそれぞ
れ第１および第２のフレーム・バッファ・メモリ、４３
はＣＰＵ、４４はデイスプレィ・コントローラ、４５は
デイスプレィ、４６はメモリ、そして、４７は入出力装
置である。

他からの画像データは、入出力装置４７を介してＣＰＵ
４３に入力される。ＣＰＵ４３は必要に応じて適宜、入
出力装置４７を利用して入力した画像データを処理し、
後述するような手順で第１のフレーム・バッファ・メモ
リ５および第２のフレーム・バッファ・メモリ６に画像
データを書込む。ＣＰＵ４３はさらにデイスプレィ・コ
ントローラ４４を制御して該第１および第２のフレーム
・バッファ・メモリ５，６の内容をデイスプレィ４５に
表示させる。ここで、デイスプレィ・コントローラ４５
は例えばＣＲＴコントローラのように、デイスプレィ　
（この場合、ＣＲＴ）上にフレーム・バッファ・メモリ
の内容を表示させる制御回路である。

以上の構成において、前述の第１図に示された、フラッ
シング・データ検出手段１、先頭部データ・カウント手
段４および、連続転送手段７は第４図のＣＰＵ４３が実
現するものであり、第１図の通常表示手段２およびフラ
ッシング表示手段３は、ＣＰＵ４３、ティスプレィ・コ
ントローラ４４、そしてデイスプレィ４５により実現さ
れるものである。

第２図は、本発明による画像表示装置の実施例の動作手
順を示す図である。

ステップ２０１においては、まず第１のフレーム・バッ
ファ・メモリ５の内容のみを表示するモードに設定する
。これにより、以後、第１のフレーム・バッファ・メモ
リ５に書込まれた画像データは順次デイスプレィに表示
される。

ステップ２０２においては、第１図の先頭部データ・カ
ウント手段４の初期値を０に設定する。

ステップ２０３においては、他から入力された、例えば
１バイトの画像データおよび、同時に入力される該画像
データがフラッシング表示をすべきデータ（以下、フラ
ッシング・データともいう）か否かを示すフラッシング
表示情報、そして、該画像データがフラッシング・デー
タのとき該画像データを正相に表われるように表示する
が逆相に表われるようにするかを示す正相／逆相情報を
読込む。ステップ２０４においては以前にフラッシング
・データが書込まれたか否かを判断し、未だフラッシン
グ・データが書込まれていないときはステップ２０５に
進み、今回入力された画像データがフラッシング・デー
タが否かを判断する。ここで該画像データがフラッシン
グ・データでないときは、ステップ２０６で第１のフレ
ーム・バッファ・メモリ５に該画像データを書込む。こ
れはステップ２０１の設定動作と共に第１図の通常表示
手段２による動作に対応する。そして、ステップ２０７
において第１のフレーム・バッファ・メモリ５の先頭か
ら何バイトの画像データが書込まれたかを計数する先頭
部データ・カウント手段４の計数をインクリメントする
。そしてステップ２０３に戻って次の画像データおよび
付随するフラッシング表示情報および正相／逆相情報を
読込む。

今後はステップ２０４の判断はＮＯで、ステップ２０５
の判断がＹＩＥＳの場合、すなわち、最初のフラッシン
グ・データが読込まれた場合の動作について説明する。

このとき、ステップ２０８に進み、第１のフレーム・バ
ッファ・メモリ５にそれまでに書込まれている、フラッ
シング表示を行なわないデータを、第２のフレーム・バ
ッファ・メモリ６の対応するアドレス領域に連続転送す
る。これは、第２のフレーム・バッファ・メモリ６の先
頭アドレスと、先頭部データ・カウント手段４の計数に
よって、アドレスと転送バイト数を指定することにより
、例えば、ＭＳ−００５システム等、通常のオペレーテ
ィング・システムに用意されているストリング命令（複
写命令）を用いて容易に実現できる。

このデータ連続転送の様子は第３図に示されている。第
３図において５０、および６０は、上記第１および第２
のフレーム・バッファ・メモリ、５１は第１のフレーム
・バッファ・メモリの先頭から連続して書込まれた、フ
ラッシング表示をしない画像データ領域、６１は、画像
データ領域５１の内容をストリング命令により第２のフ
レーム・バッファ・メモリ６０の対応する領域に連続転
送したものを示す。

次に、ステップ２０９に進んで、第１のフレーム・バッ
ファ・メモリ５の内容と第２のフレーム・バッファ・メ
モリ６の内容とを、例えば０．５秒毎に交互に表示する
、フラッシング表示に切替える。

そして、ステップ２１０において前記正相／逆相情報が
正相を示すならば、ステップ２１１では第１のフレーム
・バッファ・メモリ５に前記の読込んだ画像データ（フ
ラッシング・データ）を書込み（第３図５２）、ステッ
プ２１２では第２のフレーム・バッファ・メモリ６の対
応するアドレスにブランクを書込む（第３図６２）。逆
に、ステップ２１０において逆相と判断されれば、ステ
ップ２１３で第２のフレーム・バッファ・メモリ６に該
画像データを書込み、ステップ２１４では第１のフレー
ム・バッファ・メモリ５の対応するアドレスにブランク
を書込む。

一旦、最初のフラッシング・データが書込まれた後は、
先に述べたステップ２０４よりステップ２１５に進み、
新しく読込まれた画像データがフラッシング・データの
ときは、前述のステップ２１０〜２１４の動作を行なう
。ステップ２１５において、上記画像データがフラッシ
ング表示をするものでないと判定されたときは、ステッ
プ２１６および２１７に進んで第１および第２のフレー
ム・バッファ・メモリの両方に該画像データを書込む。

この部分の動作は先に述べた従来のフラッシング表示す
るための画像表示装置と同様である。なお、以上のステ
ップ２１０〜２１７は第１図のフラッシング表示手段３
による動作である。

第２図の手順からも明らかなように本発明による画像表
示装置によれば、最初にフラッシング・データが読込ま
れるまでは、フラッシング表示動作のために設けられた
２つのフレーム・バッファ・メモリ５．６のうち片側の
みに画像データを書込んで、フラッシング動作を行なわ
せず、最初のフラッシング・データの読込みの時点で、
それまで読込んだフラッシング表示しない画像データを
一度に連続して、もう一つのフレーム・バッファ・メモ
リに書込み、ここから初めて２つのフレーム・バッファ
・メモリを用いたフラッシング表示動作を開始する。し
たがって、フラッシング・データが全く含まれない先頭
部のデータに対しては、無駄なフラッシング動作はせず
に済み、さらに、ストリング命令を用いることにより、
２つ目のフレーム・バッファ・メモリへの画像データ書
込みのステップを簡素にし、処理を高速化している。し
たがって画面の表示速度も高速化される。

〔発明の効果〕

本発明の画像表示装置によれば、フラッシング表示を要
求されない画像データに対する処理が簡素化され、表示
速度が高速化される。

【図面の簡単な説明】

第１図は本発明の基本構成図、 第２図は本発明の画像表示装置の実施例の動作手順を示
す図、 第３図は第１および第２のフレーム・バッファ・メモリ
の説明図、そして 第４図は本発明の画像表示装置のハードウェア構成例を
示す図である。 （符号の説明） １・・・フラッシング・データ検出手段、２・・・通常
表示手段、 ３・・・フラッシング表示手段、 ４・・・先頭部データ・カウント手段、５．５０・・・
第１のフレーム・バッファ・メモリ、６．６０・・・第
２のフレーム・バッファ・メモリ、７・・・連続転送手
段、　　　　　４３・・・ＣＰＵ、４４・・・デイスプ
レィ・コントローラ、４５・・・デイスプレィ、　　　
　４６・・・メモリ、４７・・・入出力装置。

Claims (1)

1. 【特許請求の範囲】 １、フラッシング表示をすべきか否かを示すフラッシン
   グ表示情報と共に送られて来る画像データを順次画面に
   表示する画像表示装置において、それぞれが、画面上に
   現在表示される画像データを保持する第１のフレーム・
   バッファ・メモリ（５）および第２のフレーム・バッフ
   ァ・メモリ（６）と、 前記フラッシング表示情報により、送られて来た画像デ
   ータがフラッシング表示すべきものであることを検出す
   るフラッシング・データ検出手段（１）と、 最初のフラッシング表示をすべき画像データが現われる
   までの画像データを前記第１のフレーム・バッファ・メ
   モリ（５）のみに書込んで該第１のフレーム・バッファ
   ・メモリ（５）の内容のみを表示する通常表示手段（２
   ）と、 前記最初のフラッシング・データが現われるまでの画像
   データの長さをカウントする先頭部データ・カウント手
   段（４）と、 最初のフラッシング・データが検出されると、前記第１
   のフレーム・バッファ・メモリ（５）に保持された前記
   先頭部データ・カウント手段（４）のカウント分の画像
   データを前記第２のフレーム・バッファ・メモリ（６）
   へ連続して転送する連続転送手段（７）と、 該連続した転送の終了後、前記第１のフレーム・バッフ
   ァ・メモリ（５）の内容と前記第２のフレーム・バッフ
   ァ・メモリ（６）の内容とを交互に表示しつつ、以後送
   られてきた画像データについては、フラッシング表示す
   べきものは前記第１および第２のフレーム・バッファ・
   メモリ（５、６）のいずれか一方のみに書込んで他方に
   はブランクを書込み、フラッシング表示すべきでないも
   のは該第１および第２のフレーム・バッファ・メモリ（
   ５、６）の両方に書込むフラッシング表示手段（３）と
   を有してなることを特徴とする画像表示装置。