JPH01149111A - プログラマブルコントローラと上位ｃｐｕ間の通信方法 - Google Patents
プログラマブルコントローラと上位ｃｐｕ間の通信方法Info
- Publication number
- JPH01149111A JPH01149111A JP30747387A JP30747387A JPH01149111A JP H01149111 A JPH01149111 A JP H01149111A JP 30747387 A JP30747387 A JP 30747387A JP 30747387 A JP30747387 A JP 30747387A JP H01149111 A JPH01149111 A JP H01149111A
- Authority
- JP
- Japan
- Prior art keywords
- response
- host cpu
- command
- communication method
- programmable controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Programmable Controllers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は上位ＣＰＵと複数のプログラマブルコントロー
ラ（以下ＰＣと称す）間でデータの相互授受を行う場合
の通信方法に関する。
ラ（以下ＰＣと称す）間でデータの相互授受を行う場合
の通信方法に関する。
従来、ＰＣと上位ＣＰＵとの間の通信手順はコマンド、
レスポンスの関係が半２重の通信方式が使用されていた
。
レスポンスの関係が半２重の通信方式が使用されていた
。
ＰＣと上位ＣＰＵの動作は次の通りである（第３図参照
）、上位ＣＰＵは通信可能状態になるとコマンＦＣＭＤ
を作成し、ＰＣにコマンドＣＭＤを送る。上位ＣＰＵは
ＰＣに対してのコマンド送信を完了するとＰＣからのレ
スポンスＲ３Ｐを待つ状態となる。ＰＣは上位ＣＰＵか
らコマンドＣＭＤを受け取ると、そのコマンドＣＭＤを
処理し、レスポンスＲ３Ｐを作成し、上位ＣＰＵへ送信
する。ＰＣは上位ＣＰＵに対してのレスポンス送信を完
了すると、コマンド待ち状態となる。上位ＣＰＵはＰＣ
からのレスポンスＲＳＰを受け取り、それを処理（表示
等）すると通信可能状態となる。
）、上位ＣＰＵは通信可能状態になるとコマンＦＣＭＤ
を作成し、ＰＣにコマンドＣＭＤを送る。上位ＣＰＵは
ＰＣに対してのコマンド送信を完了するとＰＣからのレ
スポンスＲ３Ｐを待つ状態となる。ＰＣは上位ＣＰＵか
らコマンドＣＭＤを受け取ると、そのコマンドＣＭＤを
処理し、レスポンスＲ３Ｐを作成し、上位ＣＰＵへ送信
する。ＰＣは上位ＣＰＵに対してのレスポンス送信を完
了すると、コマンド待ち状態となる。上位ＣＰＵはＰＣ
からのレスポンスＲＳＰを受け取り、それを処理（表示
等）すると通信可能状態となる。
上述した従来の通信方法では、上位ＣＰＵはＰＣに、コ
マンドを送った後ＰＣからのレスポンスが返って来るま
で待ち状態となり、このとき対象データの瞼が多い場合
、あるいはデータの処理が短時間に完了しない場合には
ＰＣのレスポンス送信までに長時間を要し、レスポンス
が上位ＣＰＩＩに返るまでに長時間を要し、上位ＣＰＵ
の通信処理での待ち時間が大きくなり通信処理の効率が
低下するという欠点がある。特に複数のＰＣがスレーブ
として上位ＣＰＵに接続される場合、この不具合が顕著
となる。
マンドを送った後ＰＣからのレスポンスが返って来るま
で待ち状態となり、このとき対象データの瞼が多い場合
、あるいはデータの処理が短時間に完了しない場合には
ＰＣのレスポンス送信までに長時間を要し、レスポンス
が上位ＣＰＩＩに返るまでに長時間を要し、上位ＣＰＵ
の通信処理での待ち時間が大きくなり通信処理の効率が
低下するという欠点がある。特に複数のＰＣがスレーブ
として上位ＣＰＵに接続される場合、この不具合が顕著
となる。
本発明のプログラマブルコントローラと上位ＣＰＵ間の
通信方法は、ＰＣは上位ＣＰＵからコマンドを受け取る
と、そのコマンドを処理する前に受信確認レスポンスを
上位ＣＰＵに返し、その後上位ＣＰＵからポーリングコ
マンドが送信されると、ＰＣはコマンド処理が終ってい
れば本来のレスポンスを上位ＣＰＵに返す。
通信方法は、ＰＣは上位ＣＰＵからコマンドを受け取る
と、そのコマンドを処理する前に受信確認レスポンスを
上位ＣＰＵに返し、その後上位ＣＰＵからポーリングコ
マンドが送信されると、ＰＣはコマンド処理が終ってい
れば本来のレスポンスを上位ＣＰＵに返す。
したがって、上位ＣＰＵはＰＣがコマンド処理を行なっ
ている間レスポンス待ち状態にならずに他のＰＣとの通
信を行なえ、複数のＰＣスレーブとの通信の効率を高め
ることができる。
ている間レスポンス待ち状態にならずに他のＰＣとの通
信を行なえ、複数のＰＣスレーブとの通信の効率を高め
ることができる。
次に１本発明の実施例について図面を参照して説明する
。
。
第１図は本発明のプログラマブルコントローラと上位Ｃ
ＰＵ間の通信方法の一実施例のシーケンス図、第２図は
上位ＣＰＵとＰＣとからなるシステム構成図である。
ＰＵ間の通信方法の一実施例のシーケンス図、第２図は
上位ＣＰＵとＰＣとからなるシステム構成図である。
上位ＣＰＵＩはコマンドＣＭＤを作成し、ＰＣ２に送る
。上位ＣＰＵＩはＰＣ２に対してのコマンド送信を完了
すると、ＰＣＺからのレスポンスＲ３Ｐを待つ状態とな
る。ＰＣ２は上位ｃｐｔｒｉからコマンドＣＭＤを受信
部３で受け取ると、コマンド解析部４で該コマンドＣＭ
Ｄを解析し、レスポンス作成部６でＡ ＣＫ ”レスポ
ンスを作成し、コマンドＣＭＤを処理部５で処理する前
に上位ＣＰＵＩに対して“ＡＣＫ”レスポンス作成部７
より返す、上位ＣＰＵＩは“Ａ ＣＫ ”レスポンス−
を受け取ると、通信可能状態となる。ＰＣ２はＡＣＫ”
レスポンスを返した後、受け取ったコマンドＣＭＤの処
理を処理部５で始める。上位ＣＰＵＩは、本来のコマン
ＦＣＭＤに対するレスポンスＲＳＰを要求するため“Ｐ
ＯＬＬ” ＝＋ｆｆンドを作成し、ＰＣ２へ送信する。
。上位ＣＰＵＩはＰＣ２に対してのコマンド送信を完了
すると、ＰＣＺからのレスポンスＲ３Ｐを待つ状態とな
る。ＰＣ２は上位ｃｐｔｒｉからコマンドＣＭＤを受信
部３で受け取ると、コマンド解析部４で該コマンドＣＭ
Ｄを解析し、レスポンス作成部６でＡ ＣＫ ”レスポ
ンスを作成し、コマンドＣＭＤを処理部５で処理する前
に上位ＣＰＵＩに対して“ＡＣＫ”レスポンス作成部７
より返す、上位ＣＰＵＩは“Ａ ＣＫ ”レスポンス−
を受け取ると、通信可能状態となる。ＰＣ２はＡＣＫ”
レスポンスを返した後、受け取ったコマンドＣＭＤの処
理を処理部５で始める。上位ＣＰＵＩは、本来のコマン
ＦＣＭＤに対するレスポンスＲＳＰを要求するため“Ｐ
ＯＬＬ” ＝＋ｆｆンドを作成し、ＰＣ２へ送信する。
ＰＣ２は“ＰＯＬＬ”コマンドを受信部３で受け取ると
、レスポンス作成部６でそのレスポンスに本来のレスポ
ンスＲＳＰを付加して送信部７より上位ＣＰＵＩへ返信
する。上位ｃｐｕｉはそのレスポンスＲ３Ｐを受け取る
とレスポンスＲ３Ｐに対する処理（表示等）を行ない、
通信可能状態に戻る。
、レスポンス作成部６でそのレスポンスに本来のレスポ
ンスＲＳＰを付加して送信部７より上位ＣＰＵＩへ返信
する。上位ｃｐｕｉはそのレスポンスＲ３Ｐを受け取る
とレスポンスＲ３Ｐに対する処理（表示等）を行ない、
通信可能状態に戻る。
以上説明したように本発明は、ＰＣが本来のレスポンス
を送信する前に確認レスポンスを上位ＣＰＵに返信し、
その後上位ＣＰＵからポーリングコマンドが送信された
とき、本来のレスポンスを送信することにより、上位Ｃ
ＰＵは、ＰＣがコマンドを処理している間、通信可能状
態になるので、他のＰＣスレーブとの通信を行なえ、複
数のＰＣスレーブとの通信の効率を高めることができる
効果がある。
を送信する前に確認レスポンスを上位ＣＰＵに返信し、
その後上位ＣＰＵからポーリングコマンドが送信された
とき、本来のレスポンスを送信することにより、上位Ｃ
ＰＵは、ＰＣがコマンドを処理している間、通信可能状
態になるので、他のＰＣスレーブとの通信を行なえ、複
数のＰＣスレーブとの通信の効率を高めることができる
効果がある。
第１図は本発明のＰＣと上位ＣＰＵ間の通信方法の一実
施例を示すシーケンス、第２図はＰＣと上位ＣＰＵのシ
ステム構成図、第３図は従来の方法を示すシーケンス図
である。 １・・・上位ＣＰＵ、 ２・・・ＰＣｌ３・・・受
信部、 ４・・・コマンド解析部、５・・・処理
部、 ６・・・レスポンス作成部、７・・・送信
部。 特許出願人 株式会社安川電機製作所代 理 人
弁理士 若林 忠 朗セＣＰＵＩ ＰＣ２第１
因
施例を示すシーケンス、第２図はＰＣと上位ＣＰＵのシ
ステム構成図、第３図は従来の方法を示すシーケンス図
である。 １・・・上位ＣＰＵ、 ２・・・ＰＣｌ３・・・受
信部、 ４・・・コマンド解析部、５・・・処理
部、 ６・・・レスポンス作成部、７・・・送信
部。 特許出願人 株式会社安川電機製作所代 理 人
弁理士 若林 忠 朗セＣＰＵＩ ＰＣ２第１
因
Claims (1)
- プログラマブルコントローラは上位ＣＰＵからコマンド
を受け取ると、そのコマンドを処理する前に受信確認レ
スポンスを上位ＣＰＵに返し、その後上位ＣＰＵからポ
ーリングコマンドが送信されると、プログラマブルコン
トローラはコマンド処理が終っていれば本来のレスポン
スを上位ＣＰＵに返す、プログラマブルコントローラと
上位ＣＰＵ間の通信方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30747387A JPH01149111A (ja) | 1987-12-07 | 1987-12-07 | プログラマブルコントローラと上位ｃｐｕ間の通信方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30747387A JPH01149111A (ja) | 1987-12-07 | 1987-12-07 | プログラマブルコントローラと上位ｃｐｕ間の通信方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01149111A true JPH01149111A (ja) | 1989-06-12 |
Family
ID=17969501
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30747387A Pending JPH01149111A (ja) | 1987-12-07 | 1987-12-07 | プログラマブルコントローラと上位ｃｐｕ間の通信方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01149111A (ja) |
-
1987
- 1987-12-07 JP JP30747387A patent/JPH01149111A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9600436B2 (en) | Split transaction protocol for a bus system | |
| US5063494A (en) | Programmable data communications controller | |
| EP1203300B1 (en) | Transaction scheduling for a bus system | |
| TWI233553B (en) | Bus system and bus interface for connection to a bus | |
| US6889265B2 (en) | Apparatus and method to allow and synchronize schedule changes in a USB enhanced host controller | |
| US5481675A (en) | Asynchronous serial communication system for delaying with software dwell time a receiving computer's acknowledgement in order for the transmitting computer to see the acknowledgement | |
| US6058440A (en) | Programmable and adaptive resource allocation device and resource use recorder | |
| JPH01149111A (ja) | プログラマブルコントローラと上位ｃｐｕ間の通信方法 | |
| KR20040043198A (ko) | 버스 시스템 및 버스 인터페이스 | |
| EP0270896A2 (en) | Data link and method of transferring data for personal computer system | |
| JPH10254513A (ja) | プログラマブルロジックコントローラ用通信プロトコル変換器 | |
| JPS61294506A (ja) | プログラマブル・コントロ−ラにおける高速ｐｉｏ伝送方法 | |
| JP2948380B2 (ja) | データ通信装置 | |
| US7512082B1 (en) | Tracking transaction status for a bus system providing legacy bus compatibility | |
| CN116455862A (zh) | 一种实现跨系统数据穿透的方法及装置 | |
| JPH0424858A (ja) | ホストコンピュータとツールとのハンドシェイク方式 | |
| JPH01177154A (ja) | 情報伝送方式 | |
| JPH03135243A (ja) | ポーリング制御方式 | |
| JPS61157131A (ja) | 同期式シリアルインタフエ−ス | |
| JPH05244217A (ja) | 通信制御方式 | |
| JPH0385656A (ja) | 稼動ステーション自動認識方式 | |
| JPS6368958A (ja) | デ−タ転送装置 | |
| JPH03247054A (ja) | データ通信方式 | |
| JPH0318952A (ja) | データ処理装置 | |
| JPH0783358B2 (ja) | ロ−カルエリアネツトワ−クの制御方式 |