JPH01149130U - - Google Patents

Info

Publication number
JPH01149130U
JPH01149130U JP4592088U JP4592088U JPH01149130U JP H01149130 U JPH01149130 U JP H01149130U JP 4592088 U JP4592088 U JP 4592088U JP 4592088 U JP4592088 U JP 4592088U JP H01149130 U JPH01149130 U JP H01149130U
Authority
JP
Japan
Prior art keywords
switch element
control switch
substrate
circuit
short
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4592088U
Other languages
English (en)
Other versions
JPH055698Y2 (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP4592088U priority Critical patent/JPH055698Y2/ja
Publication of JPH01149130U publication Critical patent/JPH01149130U/ja
Application granted granted Critical
Publication of JPH055698Y2 publication Critical patent/JPH055698Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)

Description

【図面の簡単な説明】
第１図は本考案の一実施例によるパワー用ＦＥ
Ｔ回路を示す回路構成図、第２図は本考案の他の
実施例によるパワー用ＦＥＴ回路を示す回路構成
図、第３図は従来のパワー用ＦＥＴ回路を示す回
路構成図である。 Ｑ１……トランジスタ（第１の制御スイツチ素
子）、Ｑ２……トランジスタ（第２の制御スイツ
チ素子）、ＬＤ……負荷、Ｅ……直流電源。

Claims (1)

  1. 【実用新案登録請求の範囲】 １ 第１の制御スイツチ素子からのオン、オフ制
    御信号にしたがつて負荷の電源回路のオン、オフ
    を行なわせるパワー用ＦＥＴにおける基板とソー
    ス側とを短絡するとともに、その基板とドレイン
    との間に動作安定用の逆方向接続されたダイオー
    ドを設けたものにおいて、前記基板とソースとの
    間の短絡回路中に第２の制御スイツチ素子を設け
    、前記第１の制御スイツチ素子から出されるオン
    、オフ制御信号にしたがつてその第２の制御スイ
    ツチ素子のオン、オフを行なわせるようにしたこ
    とを特徴とするパワー用ＦＥＴ回路。 ２ 第１の制御スイツチ素子からのオン、オフ制
    御信号にしたがつて負荷の電源回路のオン、オフ
    を行なわせるパワー用ＦＥＴにおける基板とソー
    ス側とを短絡するとともに、その基板とドレイン
    との間に動作安定用の逆方向接続されたダイオー
    ドを設けたものにおいて、前記基板とソースとの
    間の短絡回路中に第２の制御スイツチ素子を設け
    、前記電源回路における直流電源が逆接続された
    ときに第２の制御スイツチ素子がオフ状態となる
    ようにしたことを特徴とするパワー用ＦＥＴ回路
    。
JP4592088U 1988-04-05 1988-04-05 Expired - Lifetime JPH055698Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4592088U JPH055698Y2 (ja) 1988-04-05 1988-04-05

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4592088U JPH055698Y2 (ja) 1988-04-05 1988-04-05

Publications (2)

Publication Number Publication Date
JPH01149130U true JPH01149130U (ja) 1989-10-16
JPH055698Y2 JPH055698Y2 (ja) 1993-02-15

Family

ID=31272208

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4592088U Expired - Lifetime JPH055698Y2 (ja) 1988-04-05 1988-04-05

Country Status (1)

Country Link
JP (1) JPH055698Y2 (ja)

Also Published As

Publication number Publication date
JPH055698Y2 (ja) 1993-02-15

Similar Documents

Publication Publication Date Title
JPH01149130U (ja)
JPH0440313U (ja)
JPH0177018U (ja)
JPH0284924U (ja)
JPH0210642U (ja)
JPS61143338U (ja)
JPH0223112U (ja)
JPS6178313U (ja)
JPS606329U (ja) 電力増幅器の保護回路
JPS6365122U (ja)
JPS63174730U (ja)
JPS6289012U (ja)
JPS6321487U (ja)
JPS6069592U (ja) 誘導性負荷電流供給回路
JPS63147032U (ja)
JPS63146432U (ja)
JPH01124718U (ja)
JPH01113533U (ja)
JPH0164228U (ja)
JPH031632U (ja)
JPH0312529U (ja)
JPS63153628U (ja)
JPS5963716U (ja) 安定化直流電源
JPH01137629U (ja)
JPS60119122U (ja) 電力増幅器