JPH01149277A - デジタルクロスフエーダ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、デジタルテープレコーダなどに応用される、
２つのデジタル信号を緩かに切替えるためのデジタルク
ロスフェーダ装置に関する。

（従来の技術） 音声や映像のアナログ信号を、デジタル信号に変換して
取扱うシステムにおいては、デジタル信号の状態で２つ
の信号系統を切替る必要がある。

例えば、複数のチャンネルを同時に記録再生できるデジ
タルマルチチャンネルテープレコーダでは、その操作の
ときに第１と第２のチャンネルから再生されるデジタル
信号を１本にまとめて第３のチャンネルに記録するとい
う手法がとられているが、前記再生されるデジタル信号
を１本にまとめるときに２つのチャンネルの信号をスム
ーズに切替える必要がある。この切替えは、単にスイッ
チを用いて行われる場合もあるが、２つの信号の切替え
点での信号の不連続を避けるためには、緩かに切替わら
なければならない。デジタルクロスフェーダ装置は、第
１と第２のデジタル信号の系統を、第１の系統から第２
の系統に切替える場合に、第１の系統の数値を徐々に減
少させ、第２の系統の数値を徐々に増大させることによ
り、なめらかな切替えが行われるようにする。

従来のデジタルクロスフェーダ装置は、２つの入力信号
に対応した２つの乗算回路と、リードオンリーメモリを
備えており、リードオンリーメモリから読出したデータ
と入力信号とを乗算することにより入力信号の数値を変
化させていた。

このリードオンリーメモリから読み出されるデータは、
切替えを行う２つの入力信号の数値の増減のカーブが理
想的になるように設定される。

（発明が解決しようとする問題点） ところで、従来のデジタルクロスフェーダ装置は、構造
が複雑で小形化できないという欠点があった。

この原因は、入力信号を増減させるためのデータが、リ
ードオンリーメモリに蓄積されている点にある。即ち、
２つの入力信号の増減のカーブが直線的にならずに弧を
描くようにする必要上多量のデータを設定しなければな
らないからでおる。

このように、データの数量が多い場合は、リードオンリ
ーメモリに費やす面積が多くなり、また製造プロセスが
、リードオンリーメモリと通常の論理回路では異なるた
め１チツプ集積化が難しいためである。

［発明の構成］ （問題点を解決するための手段） 本発明は、上記の問題点を解決するために、２つのデジ
タル信号を、徐々にレベルを変化させながら切替わるた
めの従来のデジタルクロスフェーダ装置を改良し、入力
されるクロック信号を設定された分周比で分周する分周
手段と、前記分周手段の分周比を設定する分周設定手段
と、前記分周手段から出力される信号を計数する第１の
カウンタ手段と、前記第１のカウンタ手段の計数値及び
入力される第１のデジタル信号を乗算する第１の乗算手
段と、前記分周手段から出力される信号を計数する第２
のカウンタ手段と、前記第２のカウンタ手段の計数値及
び入力される第２のデジタル信号を乗算する第２の乗算
手段と、前記第１のカウンタ手段及び前記第２のカウン
タ手段を制御するカウンタ制御手段と、前記第１の乗算
手段の出力及び前記第２の乗算手段の出力を加算する加
算手段から構成され、前記カウンタ制御手段は、第１の
カウンタ手段が減算計数しているときは、第２のカウン
タ手段が加算計数をするように前記第１及び第２のカウ
ンタ手段を制御することを特徴とするデジタルクロスフ
ェーダ装置としたものである。

（作　用） 分周手段は、分周設定手段で設定された分周比でクロッ
クを分周する。分周設定手段は、分周手段の分周比を、
何段階かに変化させる。第１及び第２のカウンタ手段は
、分周手段が分周されたクロックを計数する。第１及び
第２のカウンタ手段の計数値は、分周手段で分周された
クロックを計数することにより、連続的に増大あるいは
減少する。第１及び第２のカウンタ手段の計数値は、分
周手段によって分周されたクロックに対して直線的にか
つ連続的にしか変化しないが、分周手段によるクロック
の分周比を変化させることにより、時間経過に伴う計数
値の変化は任意の単調な増加あるいは減少する曲線に近
似させることが可能となる。第１及び第２の乗算手段は
、それぞれの入力信号と、第１及び第２のカウンタ手段
の計数値の乗算を行う。このとき第１のカウンタ手段が
加算計数の状態のときには、第２のカウンタ手段が減算
計数の状態となり、第１のカウンタ手段が減算計数の状
態のときは、第２のカウンタ手段が加算計数の状態とな
る。加算手段は、第１及び第２の乗算手段の出力を論理
加算する。その結果、２つの入力信号のうち一方が徐々
に増大しているときには、他の一方は徐々に減少する。

すなわち２つの入力信号は、徐々に切替わる。

（実施例） 第１図は、本発明の実施例である。１，２は、第１の入
力信号Ｐ及び第２の入力信号Ｑの入力端子である。３は
、出力信号Ｇの出力端子である。

第１図に示したデジタルクロスフェーダ装置では、入力
端子１及び２に入力された２系統のデジタル信号Ｐ及び
Ｑが切替えられて、出力端子３から出力信＠Ｇとして出
力される。４は、クロックの入力端子である。５は、分
周手段である。６は、分周設定手段である。分周手段５
は、クロック入力端子４から入力されたクロックを分周
設定手段６で設定された分周比に分周し、分周クロック
信号にとして出力する。７は、第１のカウンタ手段であ
り、８は、第２のカウンタ手段である。第１のカウンタ
手段７及び第２のカウンタ手段８は、それぞれ分周手段
５から出力された分周クロック信号Ｋを加算あるいは減
算計数し、計数結果をＲ及びＳとして出力する。９及び
１０は、第１及び第２の乗算手段である。第１の乗算手
段９は、入力信号Ｐと第１のカウンタ手段７の計数結果
Ｒを乗算し、乗算出力下を出力する。第２の乗算手段１
０は、入力信＠Ｑと第２のカウンタ手段８の計数結果Ｓ
を乗算し、乗算出力Ｖを出力する。１１は、カウンタ制
御手段である。カウンタ制御手段１１は、第１のカウン
タ手段７及び第２のカウンタ手段８の計数モードを制御
する。即ち、第１及び第２のカウンタ７及び８は、それ
ぞれ加算計数モード又は減算計数モードが選択可能であ
って、カウンタ制御手段１１は、第１のカウンタ手段７
が加算計数モードであるときに第２のカウンタ手段８を
減算計数モードとし、第１のカウンタ手段７が減算計数
モードであるときに第２のカウンタ手段を加算計数モー
ドに設定する。１２は、加算手段である。加算手段１２
は、第１の乗算手段９の乗算出力下と第２の乗算手段１
０の乗算出力Ｖを論理加算し、出力信号Ｇを出力する。

第２図は、第１図に示した分周手段５と分周設定手段６
の具体的な構成の例を示したものである。

分周手段５は、分周カウンタ１３と、分周カウンタ１３
の出力に接続された４つのアンドゲート１４．１５，１
６，１７と、それらアンドゲートの出力に接続されたオ
アゲート１８から構成されている。分周カウンタ１３は
、入力端子４に接続された入力端子１９と、出力端子２
０，２１゜２２．２３を備えている。出力端子２０，２
１゜２２．２３には、それぞれ入力端子４に入力された
クロックの１／２分周された分周出力信号Ａ、１／４分
周された出力信＠Ｂ、１／８分周された出力信＠Ｃ１１
／１６分周された出力信＠Ｄが出力される。アンドゲー
ト１４，１５，１６，１７には、それぞれ分周された出
力信号Ａ、Ｂ、Ｃ。

Ｄが入力される。またアンドゲート１４，１５゜１６．
１７には、分周設定手段６からの信号も入力され、分周
設定手段６の信゛号により、アンドゲート１４，１５，
１６，１７は、どれか１つが開くようになっている。オ
アゲート１８は、アンドゲート１４，１５，１６，１７
の出力をまとめて、分周クロック信号にとして出力する
。

分周設定手段６は、カウンタ２４、アンドゲート２５．
３つのインバータ２６．２７．２８及びイクスクルーシ
ブオアゲート２９から構成されている。カウンタ２４は
、入力端子４に接続されたクロック入力端子３０．リセ
ット入力端子３１、クロック入力端子３０に入力された
クロックを計数して、計数結果を出力する計数出力端子
３２゜３３．３４．３５を備えている。計数出力端子３
２．３３，３４．３５に出力される信号は、それぞれ２
進数の最下位桁から並べた場合に、第１桁の信号Ｗ１第
２桁の信号Ｘ、第３桁の信号Ｙ及び第４桁の信号Ｚであ
る。アンドゲート２５は、２つの入力端子がそれぞれカ
ウンタ２４の出力端子３２及び°３５に接続されている
。またアンドゲート２５の出力は、カウンタ２４のリセ
ット端子３１に接続されている。その結果、カウンタ２
４は、アンドゲート２５の作用により、カウンタ２４の
計数値が、第１桁及び第４桁が論理“１″になったとき
にリセットされる。即ち、カウンタ２４は、計数値が“
’ｏｏｏｏ”から順次加算され１００１”になったとき
に“ｏｏｏｏ”に戻る。インバータ２６，２７．２８及
びイクスクルーシブオアゲート２９は、カウンタ２４の
出力端子と、分周手段５のアンドゲート１４，１５，１
６．１７の入力端子の間に接続される。インバータ１４
の入力端子には、カウンタ２４の出力端子３３がインバ
ータ２６を介して接続され、また出力端子３４が直接接
続されている。インバータ１５の入力端子には、カウン
タ２４の出力端子３３が直接接続されているとともに、
イクスクルーシブオアゲート２９の出力が接続されてい
る。アンドゲート１６の入力端子には、カウンタ２４の
出力端子３３が直接接続されているとともに、インバー
タ２８を介してイクスクルーシブオアゲート２９の出力
が接続されている。アンドゲート１７の入力端子には、
カウンタ２４の出力端子３３がインバータ２６を介して
接続されているとともに、出力端子３４がインバータ２
７を介して接続されている。イクスクルーシブオアゲー
ト２９の２つの入力端子は、それぞれカウンタ２４の出
力端子３２及び３４に接続されている。第３図は、第２
図に示した分周手段５の出力信号にと、分周設定手段６
のカウンタ２４の出力信＠Ｗ、Ｘ、Ｙ、Ｚがｏｏｏｏ”
から“１００１”までの１０ステツプの間を計数する。

その間に、オアゲート１９を介して出力される分周クロ
ックには、分周カウンタ１９の出力信号Ａ、Ｂ、Ｃ，Ｄ
のどれか一つと一致する。

第２図に示した構成によれば、カウンタ２４の計数値が
“０１００”、“”ｏｉｏｉ”を境にして対照的なパタ
ーンで繰り返される。

第４図は、第１図に示した第１のカウンタ手段９を制御
する部分のみをより具体的な実施例として示したもので
ある。

第１のカウンタ手段７は、９ビツトのカウンタ３６で構
成されている。乗算カウンタ３６は、第１図に示した分
周手段５の出力たる分周クロックにの入力端子３７、加
算計数か減算計数かのモードを選択するモード選択入力
端子３８、計数を開始するかストップするかの状態を選
択するストップ入力端子３９及び乗算カウンタ３６の計
数結果を並列に出力する９本の出力端子を備えている。

９本の出力端子からは、最下位の桁から並べて、Ｄｏか
らＤ８までの出力信号が出力される。乗算カウンタ３６
のモード選択入力端子３８には、第１図に示した実施例
のデジタルクロスフェーダ−装置の外部からの信号であ
る制御信＠ＣＮＴが入力される。

第１の乗算手段９は、乗算回路４０によって構成されて
いる。乗算回路４０は、入力端子１と乗算カウンタ３６
の出力端子に接続されており、入力端子１に入力される
直列伝送されてくるデジタル信号Ｐと乗算カウンタ３６
から出力されるＤＯ乃至８の並列デジタル信号を乗算し
、乗算出力下を出力する。

カウンタ制御手段１１は、乗算カウンタ３６を制御する
部分のみを説明するが、ノアゲート４０、イクスクルー
シブオアゲート４１及びナントゲート４２から構成され
ている。ノアゲート４０は、入力に乗算カウンタ３６の
出力信号のうちＤＯからＤ７までの下位８ビツトの出力
が接続されている。イクスクルーシブオアゲート４１は
、２つの入力端子を備えており、１つの入力端子には、
乗算カウンタ３６の出力信、＠のうら最上位ビットＤ８
が入力され、他の１つの入力端子には、制御信号ＣＮＴ
が入力される。ナントゲート４２の入力端子には、ノア
ゲート４０の出力端子と、イクスクルーシブオアゲート
４１の出力端子が接続されている。ナントゲート４２の
出力端子は、乗算カウンタ３６のストップ入力端子３９
が接続されている。

カウンタ制御手段１１は、外部からの制御信号ＣＮＴの
状態に基づいて、乗算カウンタ３６が、分周クロックＫ
を“ｏｏｏｏｏｏｏｏｏ”から“１００００００００”
まで加算計数するか、または“１ｏｏｏｏｏｏｏｏ”か
ら“’　ｏｏｏｏｏｏｏｏｏ”まで減算計数をするかを
制御する。

第５図は、第４図に示した乗算カウンタ３６、乗算回路
４０及びカウンタ制御信号１１の動作をグラフで示した
ものである。第５図においては、時間経過に伴う動作状
態の変化を、区間Ｅ。

Ｆ、Ｇ、Ｈで示し、イクスクルーシブオアゲート４１の
出力信号をＸＯＲ，ノアゲート４０の出力信号をＤＯ７
、ナントゲート４２の出力信号をＳＴＰで表わしている
。区間Ｈは、乗算カウンタ３６が“ｏｏｏｏｏｏｏｏｏ
　”の状態である。この状態で、制御信号ＣＮＴが“０
″になると、イクスクルーシブオアゲート４１の出力信
＠　Ｘ　ＯＲが“Ｏｐｐになり、ナントゲートの出力信
＠ＳＴＰが４６１　ｕになるため、乗算カウンタ３６は
、分周クロックにの加算計数をはじめ、区間Ｅに移行す
る。区間Ｅは、ノアゲート４０の出力が“′Ｏ″になり
、乗算カウンタ３６のデータ出力Ｄ８が“１″になるこ
とにより終了する。区間Ｆは、制御信＠ＣＮ　Ｔが“０
″のままでも、乗算カウンタ３６は、最大計数値“１０
０００００００”に保持したままの状態であることを示
す。区間Ｇは、乗算カウンタ３６が減算計数の動作を行
う区間を示す。区間Ｆから区間Ｇへの移行は、制御信号
ＣＮＴが“′１″になることによって行われる。

尚、第１図に示した第２のカウンタ手段８、第２の乗算
手段１０及びカウンタ制御手段１１のうち第２のカウン
タ手段８と第２の乗算手段８を制御する部分の構成は、
第４図に示した実施例の構成とほぼ同一で実現すること
が可能である。但し、第４図に示した制御信＠　ＣＮ　
Ｔは、乗算カウンタ３６のモード選択入力端子３８及び
イクスクルーシブオアゲート４１の入力端子に入力され
る前に、インバータを通るようになっている。このイン
バータの作用により、第５図に示した区間の経過は、加
算計数または減算計数の各モードについて、同一時刻に
第４図に示した構成と逆の動作を行う。

第６図は、第１図に示した構成の全体の動作を、入力信
＠Ｐ及び入力信号Ｑを一定の値とした場合の乗算出力信
号Ｔ及びＶの値の変化をそれぞれ曲線５１．５０として
示したものである。第６図では、縦軸に乗算出力信号Ｔ
及びＶの値の大きざを示し、横軸に時間の経過を示して
いる。時間の経過は、全部で１０の区間に分割され、１
０の区間の合計時間は、第５図に示した区間Ｅの時間と
同一である。ざらに１０の区間の各区間は、第３図に示
した、分周クロックにの変化と対応する。第６図でわか
るように、区間りでは、分周クロックにの周期が長いた
め、乗算出力信号Ｔ及びＶの変化は緩かであり、区間Ａ
では、分周クロックにの周期が短いため、乗算出力信号
Ｔ及びＶの変化が急になっている。

第１図に示した加算手段１２は、乗算出力信号Ｔ及びＶ
を加算するが、第１のカウンタ手段７と第２のカウンタ
手段８の動作は、同時に進行するため、入力信号Ｐ及び
Ｑの値が同一で一定であれば、出力信号Ｇの値は一定と
なる。

本発明は、上記の実施例に限らず、広く変形が可能であ
る。第６図に示した曲線５０．５１は、実際には折線の
変化になるが、第２図に示した分周手段をざらに細かく
分周できるような構成にすれば、実質的になだらかな曲
線の変化になるような構成も可能である。ざらに、第３
図に示した例のように、必ずしも分周クロックにの変化
は、変化の途中で対照型になる必要はなく、分周手段５
と、分周設定手段６の構成を変更することで容易に実現
できる。

また、第１と第２の乗算手段９，１０は、直列伝送され
た入力信号に限らず、広く用いられている並列伝送され
た入力信号を扱うようにしてもよい。

尚、切替えの時の値の変化の１ステツプの大きさは、第
１及び第２のカウンタ手段７，８のビット数で決まるが
、ビット数の決定は、デジタルクロスフェーダ装置を応
用するシステムによって、自由に選択できる。

［発明の効果］ 本発明は、以上のように、リードオンリーメモリを利用
することなく、デジタルクロスフェーダ装置を実現する
ことができ、装置の小型化に効果があり、また切替えの
時の値の変化も比較的自由に選択でき、産業上有効なデ
ジタルクロスフェーダ装置を実現することができるとい
う効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
第１図に示した分周手段と分周設定手段の具体的な構成
を示す回路図、第３図は第２図に示した回路の各部の信
号の態様を示す表、第４図は第１図に示したカウンタ手
段、乗算手段、カウンタ制御手段の関係の具体的回路、
第５図は第４図の動作説明のためのタイミングチャート
、第６図は前記実施例装置による乗算結果出力と時間と
の関係を示す作用説明図である。 ５・・・分周手段、６・・・分周設定手段、７・・・第
１のカウンタ手段、 ８・・・第２のカウンタ手段、９・・・第１の乗算手段
、１０・・・第２の乗算手段、 １１・・・カウンタ制御手段、１２・・・加算手段。 第１図 テしクポカＤδ　　　　　　　　　　−−−一一一−「
−一一＝１＝＝第５図

Claims (1)

【特許請求の範囲】
1. ２つのデジタル信号を、徐々にレベルを変化させながら
   切替るためのデジタルクロスフェーダ装置において、入
   力されるクロック信号を設定された分周比で分周する分
   周手段と、前記分周手段の分周比を設定する分周設定手
   段と、前記分周手段から出力される信号を計数する第１
   のカウンタ手段と、前記第１のカウンタ手段の計数値及
   び入力される第１のデジタル信号を乗算する第１の乗算
   手段と、前記分周手段から出力される信号を計数する第
   ２のカウンタ手段と、前記第２のカウンタ手段の計数値
   及び入力される第２のデジタル信号を乗算する第２の乗
   算手段と、前記第１のカウンタ手段及び前記第２のカウ
   ンタ手段を制御するカウンタ制御手段と、前記第１の乗
   算手段の出力及び前記第２の乗算手段の出力を加算する
   加算手段から構成され、前記カウンタ制御手段は、第１
   のカウンタ手段が加算計数しているときは、第２のカウ
   ンタ手段が減算計数をし、第１のカウンタ手段が減算計
   数しているときは、第２のカウンタ手段が加算計数をす
   るように、前記第１及び第２のカウンタ手段を制御する
   ことを特徴とするデジタルクロスフェーダ装置。