JPH01150876A - 論理回路パッケージ - Google Patents
論理回路パッケージInfo
- Publication number
- JPH01150876A JPH01150876A JP62310182A JP31018287A JPH01150876A JP H01150876 A JPH01150876 A JP H01150876A JP 62310182 A JP62310182 A JP 62310182A JP 31018287 A JP31018287 A JP 31018287A JP H01150876 A JPH01150876 A JP H01150876A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output signal
- pseudo
- input
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003745 diagnosis Methods 0.000 abstract description 8
- 238000012795 verification Methods 0.000 abstract description 7
- 238000012360 testing method Methods 0.000 abstract description 2
- 238000001514 detection method Methods 0.000 description 5
- 230000006378 damage Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は論理回路パッケージに関し、特に診断機能を具
備した回路構成を有する論理回路パッケージに関する。
備した回路構成を有する論理回路パッケージに関する。
近年の各種論理装置で用いる論理演算回路パッケージで
は、種々の障害・故障を想定した障害検出回路を具備し
たものとなっており、此等の検出回路で検出された障害
については、ＢＩＤ（Ｂｕｉｌｄ ｉｎ Ｄｉａｇｎｏ
ｓｓ）制抑下にある。故障辞書が起動されて被擬障害回
路が指摘される。一方、検出回路のハードウェアの正常
性については、診断プログラムに依って実行され検証さ
れている。
は、種々の障害・故障を想定した障害検出回路を具備し
たものとなっており、此等の検出回路で検出された障害
については、ＢＩＤ（Ｂｕｉｌｄ ｉｎ Ｄｉａｇｎｏ
ｓｓ）制抑下にある。故障辞書が起動されて被擬障害回
路が指摘される。一方、検出回路のハードウェアの正常
性については、診断プログラムに依って実行され検証さ
れている。
上述のＢＩＤ故障辞書並びに診断プログラムでの診断性
能（障害検出率、障害回路の分解能等）の検証に於いて
は、従来は論理演算回路パッケージ群を搭載したボード
の入出力信号端子のグランド接続に依る擬障実験にて行
ってきている。
能（障害検出率、障害回路の分解能等）の検証に於いて
は、従来は論理演算回路パッケージ群を搭載したボード
の入出力信号端子のグランド接続に依る擬障実験にて行
ってきている。
保守方法においては、近々益々大規模集積回路化してい
る時勢及び高速化に伴う水冷化構造の移行に対して、入
出力端子のグランド接続の方法では対処出来難い状況に
なると共に、検証時間の増加並びに素子破壊にも結び付
き、信頼性の低下を招く等の欠点がある。
る時勢及び高速化に伴う水冷化構造の移行に対して、入
出力端子のグランド接続の方法では対処出来難い状況に
なると共に、検証時間の増加並びに素子破壊にも結び付
き、信頼性の低下を招く等の欠点がある。
本発明は上述の係る欠点を除く為に、ある機能を有する
論理演算回路が組込まれているパッケージに於いて、そ
の回路で用いる出力信号の任意の一部に、論理積回路を
挿入させて経由を行い、その論理積回路の一方の入力に
前記論理演算回路の出力信号を印加させる一方、他の入
力には外部制御装置より入力される擬障診断情報をデコ
ードし、その出力を一時記憶する保持回路の出力を供給
し、此の論理積回路の出力を対応する論理演算回路の出
力すべきパッケージの端子に供給する構成を有する事を
特徴とする。
論理演算回路が組込まれているパッケージに於いて、そ
の回路で用いる出力信号の任意の一部に、論理積回路を
挿入させて経由を行い、その論理積回路の一方の入力に
前記論理演算回路の出力信号を印加させる一方、他の入
力には外部制御装置より入力される擬障診断情報をデコ
ードし、その出力を一時記憶する保持回路の出力を供給
し、此の論理積回路の出力を対応する論理演算回路の出
力すべきパッケージの端子に供給する構成を有する事を
特徴とする。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例の論理演算回路を含むパッケ
ージの構成を示すものである。
ージの構成を示すものである。
１はある機能を呈する論理演算回路部であり、２は本回
路部へ印加される入力信号群、３は出力信号群１の内任
意の一部（３−２で代表する）に対して増大される論理
積回路群、４は出力信号３であり論理的に論理演算回路
１の出力信号としてパッケージ端子に得られる９３−１
は論理演算回路部１の出力信号の一部、９は外部制御装
置より印加される擬障診断入力信号で、８のデコーダ回
路に印加され、この回路で所望の対応する位置（１の出
力信号となる３−２の内のいずれか）に擬障信号を出力
し７となる。この信号は６の一時記憶を行う保持回路に
入力され、その出力５を保持して各対応する論理積回路
３へ印加される。
路部へ印加される入力信号群、３は出力信号群１の内任
意の一部（３−２で代表する）に対して増大される論理
積回路群、４は出力信号３であり論理的に論理演算回路
１の出力信号としてパッケージ端子に得られる９３−１
は論理演算回路部１の出力信号の一部、９は外部制御装
置より印加される擬障診断入力信号で、８のデコーダ回
路に印加され、この回路で所望の対応する位置（１の出
力信号となる３−２の内のいずれか）に擬障信号を出力
し７となる。この信号は６の一時記憶を行う保持回路に
入力され、その出力５を保持して各対応する論理積回路
３へ印加される。
以上の構成に於いて、１０の論理演算回路を含むパッケ
ージに対し、本回路部内に具備されている種々の障害検
出回路の試験診断を実行させる場合、並びに本回路部の
障害に対して準備されている各診断プログラムの実行・
検証を行う場合には、本回路部を通常の動作実行を行っ
ている環境下で、外部制御装置（サービスプロセッサー
）と接続手段を施されている９に対して所望の擬障診断
データを印加させれば、本実施例のパッケージに対して
擬障設定が可能となる。
ージに対し、本回路部内に具備されている種々の障害検
出回路の試験診断を実行させる場合、並びに本回路部の
障害に対して準備されている各診断プログラムの実行・
検証を行う場合には、本回路部を通常の動作実行を行っ
ている環境下で、外部制御装置（サービスプロセッサー
）と接続手段を施されている９に対して所望の擬障診断
データを印加させれば、本実施例のパッケージに対して
擬障設定が可能となる。
以上説明したように、本発明は論理演算回路の設計時に
於いて、本回路と電気的接続関係を伴い且つ、本回路か
らの出力信号を受信して各種障害検出回路の入力信号と
なり得て効果的な擬障検証が出来る出力信号に対して論
理積回路を経由して設計しておけば、外部制御装置（サ
ービスプロセッサ等）からの擬障診断情報に基づいて擬
障検証を実行出来、また木目細かな擬障検証を短い検証
時間で行え、且つ、パッケージ内の素子破壊等の事故を
起こさずに出来るという効果がある。
於いて、本回路と電気的接続関係を伴い且つ、本回路か
らの出力信号を受信して各種障害検出回路の入力信号と
なり得て効果的な擬障検証が出来る出力信号に対して論
理積回路を経由して設計しておけば、外部制御装置（サ
ービスプロセッサ等）からの擬障診断情報に基づいて擬
障検証を実行出来、また木目細かな擬障検証を短い検証
時間で行え、且つ、パッケージ内の素子破壊等の事故を
起こさずに出来るという効果がある。
第１図は本発明の一実施例の論理演算回路パッケージの
構成図である。 １・・・ある機能を呈する論理演算回路、２・・・本回
路の入力信号群、３−１．４・・・本回路の出力信号群
、３・・・論理積回路群、５・・・６の擬障診断保持回
路の出力信号、７・・・デコーダー回路８の出力信号、
９・・・外部制御装置より印加される擬障診断入力信号
。
構成図である。 １・・・ある機能を呈する論理演算回路、２・・・本回
路の入力信号群、３−１．４・・・本回路の出力信号群
、３・・・論理積回路群、５・・・６の擬障診断保持回
路の出力信号、７・・・デコーダー回路８の出力信号、
９・・・外部制御装置より印加される擬障診断入力信号
。
Claims (1)
- 二値論理で動作するある機能を有する論理演算回路が組
込まれているパッケージに於いて、その回路で用いる出
力信号の任意の一部に論理積回路を挿入して経由させ、
その論理積回路の入力に前記論理演算回路の入力信号を
、また他の入力には外部制御装置より入力される情報を
デコードし、その出力を一時記憶する保持回路の出力を
供給し、前記論理積回路の出力を前記論理演算回路の出
力としてパッケージ出力端子に取り出させる手段を含ん
で構成される事を特徴とする論理回路パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62310182A JPH01150876A (ja) | 1987-12-07 | 1987-12-07 | 論理回路パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62310182A JPH01150876A (ja) | 1987-12-07 | 1987-12-07 | 論理回路パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01150876A true JPH01150876A (ja) | 1989-06-13 |
Family
ID=18002158
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62310182A Pending JPH01150876A (ja) | 1987-12-07 | 1987-12-07 | 論理回路パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01150876A (ja) |
-
1987
- 1987-12-07 JP JP62310182A patent/JPH01150876A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN114113819A (zh) | 电子器件及对应的自测试方法 | |
| JP2019506746A (ja) | 耐短絡出力ピン回路要素 | |
| JPH01150876A (ja) | 論理回路パッケージ | |
| JPH0684984B2 (ja) | 論理回路パッケージ | |
| JPH1021111A (ja) | マイクロコンピュータ装置 | |
| JPH0531663B2 (ja) | ||
| JP4705886B2 (ja) | 回路基板の診断方法、回路基板およびｃｐｕユニット | |
| JPH0415834A (ja) | コンピュータの試験方式 | |
| CN115453315B (zh) | 一种信号传输线路的故障检测电路、方法及芯片 | |
| JPH01170879A (ja) | 論理回路パッケージ | |
| JP2638319B2 (ja) | 入出力インタフェース試験装置 | |
| JPS61170835A (ja) | 論理集積回路パツケ−ジ | |
| JPH0517667Y2 (ja) | ||
| JPH07160521A (ja) | 耐障害機能を有する情報処理装置 | |
| JPS6070598A (ja) | 自己診断回路 | |
| JPS6124732B2 (ja) | ||
| JPH05302962A (ja) | データ通信用ｌｓｉパッケージ | |
| JPH0534416A (ja) | 半導体論理集積回路 | |
| JPS61156828A (ja) | 半導体装置 | |
| JPH07151825A (ja) | 半導体集積回路 | |
| JPH05250204A (ja) | Ｌｓｉ化されたａｓｉｃマイコン | |
| JPH01231134A (ja) | 情報処理装置の擬似障害発生方式 | |
| JPS62119651A (ja) | Ｒａｓ回路診断方式 | |
| JPS60239839A (ja) | 擬似障害発生装置 | |
| JPH04289475A (ja) | 半導体集積回路の検査装置 |