JPH01170879A - 論理回路パッケージ - Google Patents
論理回路パッケージInfo
- Publication number
- JPH01170879A JPH01170879A JP62328298A JP32829887A JPH01170879A JP H01170879 A JPH01170879 A JP H01170879A JP 62328298 A JP62328298 A JP 62328298A JP 32829887 A JP32829887 A JP 32829887A JP H01170879 A JPH01170879 A JP H01170879A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- pseudo
- trouble
- signal
- input signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、論理演算回路に係わり、特に診断機佳句論理
回路パッケージに関する。
回路パッケージに関する。
[従来の技術〕
最近の各種論理装置で用いられる論理演算回路パッケー
ジは、種々の障害を想定し、対処できるように障害検出
回路を備えている。例えば、このような検出回路で検出
された障害は、ビルト・イン・診断(B I D ;B
uilt in Diagnosis) 制御で動作
する故障辞書を用いて被擬障害回路を指摘するように構
成されている。また、上記のような各種検出回路のハー
ドウェアが正常に機能しているか否かは、診断プロクラ
ムを走行させることにより確認するようになされている
。ここで、上記のBID故障辞書や診断プログラムによ
る診断性能(例えば、障害検出率や障害回路の障害指摘
分解能力など)の検証は、従来、論理演算回路パッケー
ジ群を搭載したボードの人出力信号端子をグランドに接
続する擬障実験に頼るのが普通であった。
ジは、種々の障害を想定し、対処できるように障害検出
回路を備えている。例えば、このような検出回路で検出
された障害は、ビルト・イン・診断(B I D ;B
uilt in Diagnosis) 制御で動作
する故障辞書を用いて被擬障害回路を指摘するように構
成されている。また、上記のような各種検出回路のハー
ドウェアが正常に機能しているか否かは、診断プロクラ
ムを走行させることにより確認するようになされている
。ここで、上記のBID故障辞書や診断プログラムによ
る診断性能(例えば、障害検出率や障害回路の障害指摘
分解能力など)の検証は、従来、論理演算回路パッケー
ジ群を搭載したボードの人出力信号端子をグランドに接
続する擬障実験に頼るのが普通であった。
しかしながら、最近の大規模集積回路化、高速化に伴っ
て回路全体の発熱量は増大する傾向にある。このため回
路全体を水冷する方法が取られるようになってきている
。しかしながら、上記のように、回路の入出力端子をグ
ランド′接続する方式では、このような水冷化に対処し
難く、また検証に時間がかかるという問題がある。特に
、グランド接続操作により素子が破壊されたり、劣化す
るなど、信頼性が低下するなどの問題も生じている。
て回路全体の発熱量は増大する傾向にある。このため回
路全体を水冷する方法が取られるようになってきている
。しかしながら、上記のように、回路の入出力端子をグ
ランド′接続する方式では、このような水冷化に対処し
難く、また検証に時間がかかるという問題がある。特に
、グランド接続操作により素子が破壊されたり、劣化す
るなど、信頼性が低下するなどの問題も生じている。
そこで本発明の目的は、従来のようにグランド接続しな
くても済み、従って素子を劣化、破壊させる必要がなく
、しかも短時間で微細な擬障検証を行うことができる論
理回路パッケージを提供することにある。
くても済み、従って素子を劣化、破壊させる必要がなく
、しかも短時間で微細な擬障検証を行うことができる論
理回路パッケージを提供することにある。
本発明の論理回路パッケージは、論理演算回路と、この
論理演算回路に対する入力信号と外部制御装置から入力
される擬障診断入力信号とを切換選択して上記論理演算
回路に送出する切換選択回路と、上記外部制御装置から
入力された擬障診断入力信号を一時保持する擬障診断保
持回路と、この擬障診断保持回路からの出力信号をデコ
ードし、上記切換選択回路に送出するデコーダ回路とを
具備している。
論理演算回路に対する入力信号と外部制御装置から入力
される擬障診断入力信号とを切換選択して上記論理演算
回路に送出する切換選択回路と、上記外部制御装置から
入力された擬障診断入力信号を一時保持する擬障診断保
持回路と、この擬障診断保持回路からの出力信号をデコ
ードし、上記切換選択回路に送出するデコーダ回路とを
具備している。
従って、本発明の論理回路パッケージにおいては、切換
選択回路が論理演算回路に対する入力信号と外部制御装
置からの擬障診断入力信号とを切換選択する。これによ
り、論理演算回路内の意図する障害検出回路に論理値「
0」または「1」の強制的な擬障データの設定を行うこ
とができる。
選択回路が論理演算回路に対する入力信号と外部制御装
置からの擬障診断入力信号とを切換選択する。これによ
り、論理演算回路内の意図する障害検出回路に論理値「
0」または「1」の強制的な擬障データの設定を行うこ
とができる。
このため、論理回路パッケージをグランド接続する必要
がなく、従って素子を破壊、劣化させる恐れなしに短時
間で微細な擬障を行うことができる。
がなく、従って素子を破壊、劣化させる恐れなしに短時
間で微細な擬障を行うことができる。
以下実施例につき本発明の詳細な説明する。
第1図は、本発明による論理回路パッケージの一実施例
を示すブロック図である。
を示すブロック図である。
ある機能を有する論理演算回路11は、パッケージ12
の端子13.14を通して入力された入力信号群15.
16を受け、その出力端子18を通して出力信号19を
送出する。論理演算回路11とパッケージ13の入力端
子14の間には、入力信号群15.16のうち擬障設定
を行いたい適当な一部、例えば入力信号群16に対して
切換選択回路群22.23が挿入しである。これらの切
換選択回路群22.23からは外部制御装置(例えば、
診断サービスプロセッサ)からパッケージ12の擬障診
断入力端子25.26に入力される擬障診断入力信号2
8.29に対応する擬障データ出力信号31.32が論
理演算回路11に送出される。
の端子13.14を通して入力された入力信号群15.
16を受け、その出力端子18を通して出力信号19を
送出する。論理演算回路11とパッケージ13の入力端
子14の間には、入力信号群15.16のうち擬障設定
を行いたい適当な一部、例えば入力信号群16に対して
切換選択回路群22.23が挿入しである。これらの切
換選択回路群22.23からは外部制御装置(例えば、
診断サービスプロセッサ)からパッケージ12の擬障診
断入力端子25.26に入力される擬障診断入力信号2
8.29に対応する擬障データ出力信号31.32が論
理演算回路11に送出される。
擬障診断入力信号28.29のうち信号28は、切換選
択回路群22.23の特定の格納位置を指示する番地情
報である。また信号29は、切換選択回路群22.23
の出力信号31.32として論理値「0」または「1」
を送出させるための擬障データである。擬障診断入力信
号28.29は保持回路34に一時保持される。この保
持回路34からの、擬障診断入力信号28に対応する出
力36はデコーダ回路38に送出される。
択回路群22.23の特定の格納位置を指示する番地情
報である。また信号29は、切換選択回路群22.23
の出力信号31.32として論理値「0」または「1」
を送出させるための擬障データである。擬障診断入力信
号28.29は保持回路34に一時保持される。この保
持回路34からの、擬障診断入力信号28に対応する出
力36はデコーダ回路38に送出される。
一方、擬障診断入力信号29に対応する出力37は切換
選択回路群22.23に直接入力される。
選択回路群22.23に直接入力される。
」−記の、保持回路34からの出力36.37は、論理
的には擬障診断入力信号28.29と同じ情報である。
的には擬障診断入力信号28.29と同じ情報である。
保持回路34からの出力36を受けたデコーダ回路はこ
の信号をデコードして、切換選択回路群22.23のい
ずれかに対する擬障指示信号40を出力する。
の信号をデコードして、切換選択回路群22.23のい
ずれかに対する擬障指示信号40を出力する。
次にこの論理回路パッケージの動作について説明する。
通常動作を行っている本論理回路パッケージに対して、
外部制御装置からパッケージ12の擬障診断入力端子2
5.26に所望の擬障設定データ(擬障番地とデータ)
である擬障診断入力信号28.29が印加される。擬障
診断入力信号29は、保持回路34を介して、出力37
となり切換選択回路群22.23に入力される。
外部制御装置からパッケージ12の擬障診断入力端子2
5.26に所望の擬障設定データ(擬障番地とデータ)
である擬障診断入力信号28.29が印加される。擬障
診断入力信号29は、保持回路34を介して、出力37
となり切換選択回路群22.23に入力される。
一方、擬障診断入力信号28は、保持回路34で保持さ
れた後出力36となってデコーダ回路38に入力される
のは既に述べた通りである。このデコーダ回路38はこ
の入力信号をデコードして、この信号に含まれる番地情
報に基づいて切換選択回路群22.23のいずれかに対
して擬障指示を行う。この擬障指示により起動されたい
ずれかの切換選択回路群22または23は、他方で入力
した、擬障診断入力信号29に対応する出力37に基づ
いて論理値「0」または「1」の擬障データ出力信号3
1.32を論理演算回路11に送出する。かくして、論
理演算回路11内部の種々の障害検出回路の試験診断が
実施され、また、障害に際して準備された各診断プログ
ラムの正常走行の検証が実施される。
れた後出力36となってデコーダ回路38に入力される
のは既に述べた通りである。このデコーダ回路38はこ
の入力信号をデコードして、この信号に含まれる番地情
報に基づいて切換選択回路群22.23のいずれかに対
して擬障指示を行う。この擬障指示により起動されたい
ずれかの切換選択回路群22または23は、他方で入力
した、擬障診断入力信号29に対応する出力37に基づ
いて論理値「0」または「1」の擬障データ出力信号3
1.32を論理演算回路11に送出する。かくして、論
理演算回路11内部の種々の障害検出回路の試験診断が
実施され、また、障害に際して準備された各診断プログ
ラムの正常走行の検証が実施される。
このように、本発明の論理回路パッケージは、論理演算
回路の設計段階で、この回路内の各種障害検出回路に対
して効果的な擬障検証が可能な入力信号を切換選択回路
を通して与え得るように設訓することにより、外部制御
装置Cサービスプロ士ツサなど)からの擬障情報により
意図する障害検出回路に論理値「0」または「1」の擬
障データを強制的に設定でき、従って細かな擬障を短い
検証時間で実行でき、しかも素子の劣化、破壊は伴わな
いで済むという効果がある。
回路の設計段階で、この回路内の各種障害検出回路に対
して効果的な擬障検証が可能な入力信号を切換選択回路
を通して与え得るように設訓することにより、外部制御
装置Cサービスプロ士ツサなど)からの擬障情報により
意図する障害検出回路に論理値「0」または「1」の擬
障データを強制的に設定でき、従って細かな擬障を短い
検証時間で実行でき、しかも素子の劣化、破壊は伴わな
いで済むという効果がある。
第1図は本発明による論理回路パッケージの一実施例を
示すブロック図である。 11・・・論理演算回路、 23・・・・・・切換選択回路、 34・・・・・・保持回路、 38・・・・・・テ゛コーダ回路。
示すブロック図である。 11・・・論理演算回路、 23・・・・・・切換選択回路、 34・・・・・・保持回路、 38・・・・・・テ゛コーダ回路。
Claims (1)
- 論理演算回路と、この論理演算回路に対する入力信号と
外部制御装置から入力される擬障診断入力信号とを切換
選択して前記論理演算回路に送出する切換選択回路と、
前記外部制御装置から入力された擬障診断入力信号を一
時保持する擬障診断保持回路と、この擬障診断保持回路
からの出力信号をデコードし、前記切換選択回路に送出
するデコーダ回路とを具備することを特徴とする論理回
路パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62328298A JPH01170879A (ja) | 1987-12-26 | 1987-12-26 | 論理回路パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62328298A JPH01170879A (ja) | 1987-12-26 | 1987-12-26 | 論理回路パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01170879A true JPH01170879A (ja) | 1989-07-05 |
Family
ID=18208663
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62328298A Pending JPH01170879A (ja) | 1987-12-26 | 1987-12-26 | 論理回路パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01170879A (ja) |
-
1987
- 1987-12-26 JP JP62328298A patent/JPH01170879A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60144851A (ja) | チヤネル制御装置 | |
| JPH01170879A (ja) | 論理回路パッケージ | |
| JP2538876B2 (ja) | 共通バス構造を持つデ−タ処理装置 | |
| JPH08278924A (ja) | アダプタ診断システム | |
| JPS5911452A (ja) | パリテイチエツク回路の試験方式 | |
| JPH0684984B2 (ja) | 論理回路パッケージ | |
| JPH0415834A (ja) | コンピュータの試験方式 | |
| JP2578186B2 (ja) | 故障検出回路の診断方式 | |
| JPS6051136B2 (ja) | デ−タ誤り検出方式 | |
| JPH079636B2 (ja) | バス診断装置 | |
| JP2605781B2 (ja) | パリティ回路の自動診断装置 | |
| JPS638956A (ja) | メモリ診断回路 | |
| JPS63140342A (ja) | エラ−検出回路の試験方式 | |
| JPH01150876A (ja) | 論理回路パッケージ | |
| JPH0498555A (ja) | バス・インターフェース検査を行う電子機器 | |
| JPS62203244A (ja) | ハ−ドウエア診断方式 | |
| JPH0439103B2 (ja) | ||
| JPH02244233A (ja) | 情報処理システム | |
| JPH01166140A (ja) | 情報処理装置診断方式 | |
| JPH0458337A (ja) | 装置診断方式 | |
| JPS62119651A (ja) | Ras回路診断方式 | |
| JPS6367646A (ja) | 障害箇所切離し機能付情報処理システム | |
| JPS6124732B2 (ja) | ||
| JPH0312748A (ja) | 故障診断方式 | |
| JPH01126740A (ja) | 擬障回路 |