JPH0115101B2 - - Google Patents
Info
- Publication number
- JPH0115101B2 JPH0115101B2 JP58188148A JP18814883A JPH0115101B2 JP H0115101 B2 JPH0115101 B2 JP H0115101B2 JP 58188148 A JP58188148 A JP 58188148A JP 18814883 A JP18814883 A JP 18814883A JP H0115101 B2 JPH0115101 B2 JP H0115101B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- output device
- load module
- output
- devices
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/177—Initialisation or configuration control
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、Ｉ／Ｏ装置に関連するテーブルのみ
を再アセンブリし、ロード・モジユールは現シス
テムのモジユールをそのまゝ使用するようにした
入出力装置ゼネレーシヨン方式に関するものであ
る。
を再アセンブリし、ロード・モジユールは現シス
テムのモジユールをそのまゝ使用するようにした
入出力装置ゼネレーシヨン方式に関するものであ
る。
第１図は従来の入出力装置のゼネレーシヨン方
式を説明するものであつて、１は提供ライブラリ
を格納するボリユーム、２はＩ／Ｏゼネレーシヨ
ン・プログラムを実行する処理装置、３はオペレ
ーテイング・システムを格納するボリユームをそ
れぞれ示している。提供ライブラリは、OSを構
築するプログラム群より成るものである。例えば
２台のＩ／Ｏ装置Ａ，Ｂを有する計算機システム
を３台のＩ／Ｏ装置Ａ，Ｂ，Ｃを有する計算機シ
ステムに変更する場合、Ｉ／Ｏ装置Ｃを制御する
ためのＩ／Ｏテーブルを定義するためのカード・
デツク（図示せず）と、提供ライブラリを処理装
置２に入力する。処理装置２は、カード・デツク
の内容に基づいてＩ／Ｏテーブルを作成し、該当
するＩ／Ｏを制御するためのロード・モジユール
を提供ライブラリ１から取出し、取出されたロー
ド・モジユールとＩ／Ｏテーブルを結合編集して
ボリユーム３に格納する。
式を説明するものであつて、１は提供ライブラリ
を格納するボリユーム、２はＩ／Ｏゼネレーシヨ
ン・プログラムを実行する処理装置、３はオペレ
ーテイング・システムを格納するボリユームをそ
れぞれ示している。提供ライブラリは、OSを構
築するプログラム群より成るものである。例えば
２台のＩ／Ｏ装置Ａ，Ｂを有する計算機システム
を３台のＩ／Ｏ装置Ａ，Ｂ，Ｃを有する計算機シ
ステムに変更する場合、Ｉ／Ｏ装置Ｃを制御する
ためのＩ／Ｏテーブルを定義するためのカード・
デツク（図示せず）と、提供ライブラリを処理装
置２に入力する。処理装置２は、カード・デツク
の内容に基づいてＩ／Ｏテーブルを作成し、該当
するＩ／Ｏを制御するためのロード・モジユール
を提供ライブラリ１から取出し、取出されたロー
ド・モジユールとＩ／Ｏテーブルを結合編集して
ボリユーム３に格納する。
ところで、従来技術においては、OSのバージ
ヨン・アツプが行われる度にボリユーム３に格納
されている現在使用中のOSを改変しているが、
ボリユーム１内の提供ライブラリの改変は必ずし
も行われていない。このように、古い提供ライブ
ラリを使用して入出力装置ゼネレーシヨンを行う
と、新システムのレベルが現運用システムのレベ
ルより古くなることがあつた。このため、運用シ
ステムとして使用するには、システムのレベル保
証テストなどを行う必要があり、システム作成や
システムテストに長時間を要した。
ヨン・アツプが行われる度にボリユーム３に格納
されている現在使用中のOSを改変しているが、
ボリユーム１内の提供ライブラリの改変は必ずし
も行われていない。このように、古い提供ライブ
ラリを使用して入出力装置ゼネレーシヨンを行う
と、新システムのレベルが現運用システムのレベ
ルより古くなることがあつた。このため、運用シ
ステムとして使用するには、システムのレベル保
証テストなどを行う必要があり、システム作成や
システムテストに長時間を要した。
本発明は、上記の考察に基づくものであつて、
Ｉ／Ｏ装置変更の際のシステム作成を高速化でき
ること、及びＩ／Ｏ変更のシステム作成時のシス
テム・レベル・ダウンを防止できること等の特徴
を有する入出力装置ゼネレーシヨン方式を提供す
ることを目的としている。
Ｉ／Ｏ装置変更の際のシステム作成を高速化でき
ること、及びＩ／Ｏ変更のシステム作成時のシス
テム・レベル・ダウンを防止できること等の特徴
を有する入出力装置ゼネレーシヨン方式を提供す
ることを目的としている。
そしてそのため、本発明の入出力装置ゼネレー
シヨン方式は、同種の入出力装置の台数を増減す
るとき、増減後の入出力装置群を制御するための
入出力装置テーブルを作成し、現在使用されてい
るオペレーテイング・システムを格納する記憶装
置から上記入出力装置テーブルを使用するロー
ド・モジユールを取出し、当該ロード・モジユー
ルと上記入出力装置テーブルを結合編集し、結合
編集されたロード・モジユールと上記入出力装置
テーブルとを上記記憶装置へ格納することを特徴
とするものである。
シヨン方式は、同種の入出力装置の台数を増減す
るとき、増減後の入出力装置群を制御するための
入出力装置テーブルを作成し、現在使用されてい
るオペレーテイング・システムを格納する記憶装
置から上記入出力装置テーブルを使用するロー
ド・モジユールを取出し、当該ロード・モジユー
ルと上記入出力装置テーブルを結合編集し、結合
編集されたロード・モジユールと上記入出力装置
テーブルとを上記記憶装置へ格納することを特徴
とするものである。
以下、本発明を図面を参照しつつ説明する。
第２図は本発明の１実施例を説明する図であ
る。第２図において、２′はＩ／Ｏゼネレーシヨ
ン・プログラム、４はカード・デツク、５はアセ
ンブラ、６はＩ／Ｏテーブル、７はリンケージ・
エデイタ、８は結合編集されたＩ／Ｏテーブルと
ロード・モジユールをそれぞれ示している。な
お、第１図と同一符号は同一物を示している。い
ま、２台のＩ／Ｏ装置Ａ，Ｂを有する計算機シス
テムを３台のＩ／Ｏ装置Ａ，Ｂ，Ｃを有する計算
機システムに変更する場合を想定する。なお、
Ｉ／Ｏ装置Ａ，Ｂ，Ｃは同一属性のものとする。
カード・デツク４には、各Ｉ／Ｏ装置Ａ，Ｂ，Ｃ
のＩ／Ｏテーブルを作成するためのマクロ命令が
記述されている。Ｉ／Ｏゼネレーシヨン・プログ
ラムが実行されると、処理装置（図示せず）はカ
ード・デツク４の内容を読取る。Ｉ／Ｏゼネレー
シヨン・プログラム２′は次にアセンブラ５を呼
出す。アセンブラ５が実行されると、カード・デ
ツク４の内容に基づくＩ／Ｏテーブル６が作成さ
れる。Ｉ／Ｏテーブル６が作成された後、現在使
用中のオペレーテイング・システムを格納してい
るボリユーム３からＩ／Ｏテーブル６を使用する
ロード・モジユールが読出される。この読出され
たロード・モジユールとＩ／Ｏテーブル６とがリ
ンケージ・エデイタ７によつて結合編集される。
結合編集されたＩ／Ｏテーブルとロード・モジユ
ールはボリユーム３内の元の記憶場所に格納され
る。
る。第２図において、２′はＩ／Ｏゼネレーシヨ
ン・プログラム、４はカード・デツク、５はアセ
ンブラ、６はＩ／Ｏテーブル、７はリンケージ・
エデイタ、８は結合編集されたＩ／Ｏテーブルと
ロード・モジユールをそれぞれ示している。な
お、第１図と同一符号は同一物を示している。い
ま、２台のＩ／Ｏ装置Ａ，Ｂを有する計算機シス
テムを３台のＩ／Ｏ装置Ａ，Ｂ，Ｃを有する計算
機システムに変更する場合を想定する。なお、
Ｉ／Ｏ装置Ａ，Ｂ，Ｃは同一属性のものとする。
カード・デツク４には、各Ｉ／Ｏ装置Ａ，Ｂ，Ｃ
のＩ／Ｏテーブルを作成するためのマクロ命令が
記述されている。Ｉ／Ｏゼネレーシヨン・プログ
ラムが実行されると、処理装置（図示せず）はカ
ード・デツク４の内容を読取る。Ｉ／Ｏゼネレー
シヨン・プログラム２′は次にアセンブラ５を呼
出す。アセンブラ５が実行されると、カード・デ
ツク４の内容に基づくＩ／Ｏテーブル６が作成さ
れる。Ｉ／Ｏテーブル６が作成された後、現在使
用中のオペレーテイング・システムを格納してい
るボリユーム３からＩ／Ｏテーブル６を使用する
ロード・モジユールが読出される。この読出され
たロード・モジユールとＩ／Ｏテーブル６とがリ
ンケージ・エデイタ７によつて結合編集される。
結合編集されたＩ／Ｏテーブルとロード・モジユ
ールはボリユーム３内の元の記憶場所に格納され
る。
Ｉ／Ｏテーブル群としては下記のようなものが
ある。
ある。
(イ) UCB
(ロ) UCB LOOK UP TABLE
(ハ) EDT （Eligible Device Table）
(ニ) DNT／DMT （Device Name Table／
Device Mask Table） (ホ) DID（Device ID） (ヘ) UCM（Unit Control Module） (ト) DCM（Display Control Module） 上記(イ)，(ロ)はＩ／Ｏ制御のためのものであり、
上記(ハ)，(ニ)は装置割当てのためのものであり、上
記(ホ)は装置識別のためのものであり、上記(ヘ)，(ト)
はコンソール・テーブルである。
Device Mask Table） (ホ) DID（Device ID） (ヘ) UCM（Unit Control Module） (ト) DCM（Display Control Module） 上記(イ)，(ロ)はＩ／Ｏ制御のためのものであり、
上記(ハ)，(ニ)は装置割当てのためのものであり、上
記(ホ)は装置識別のためのものであり、上記(ヘ)，(ト)
はコンソール・テーブルである。
以上の説明から明らかなように、本発明によれ
ば、Ｉ／Ｏ装置変更時のシステム作成を高速で行
い得ること及びＩ／Ｏ装置変更のシステム作成時
のシステム・レベル・ダウンを防止できること等
の顕著な作用効果を奏することが出来る。
ば、Ｉ／Ｏ装置変更時のシステム作成を高速で行
い得ること及びＩ／Ｏ装置変更のシステム作成時
のシステム・レベル・ダウンを防止できること等
の顕著な作用効果を奏することが出来る。
第１図は従来の入出力装置ゼネレーシヨン方式
を説明する図、第２図は本発明の１実施例を説明
する図である。 １……提供ライブラリを格納するボリユーム、
２……Ｉ／Ｏゼネレーシヨン・プログラムを実行
する処理装置、３……オペレーテイング・システ
ムを格納するボリユーム、２′……Ｉ／Ｏゼネレ
ーシヨン・プログラム、４……カード・デツク、
５……アセンブラ、６……Ｉ／Ｏテーブル、７…
…リンケージ・エデイタ、８……結合編集された
Ｉ／Ｏテーブルとロード・モジユール。
を説明する図、第２図は本発明の１実施例を説明
する図である。 １……提供ライブラリを格納するボリユーム、
２……Ｉ／Ｏゼネレーシヨン・プログラムを実行
する処理装置、３……オペレーテイング・システ
ムを格納するボリユーム、２′……Ｉ／Ｏゼネレ
ーシヨン・プログラム、４……カード・デツク、
５……アセンブラ、６……Ｉ／Ｏテーブル、７…
…リンケージ・エデイタ、８……結合編集された
Ｉ／Ｏテーブルとロード・モジユール。
Claims (1)
- １ 同種の入出力装置の台数を増減するとき、増
減後の入出力装置群を制御するための入出力装置
テーブルを作成し、現在使用されているオペレー
テイング・システムを格納する記憶装置から上記
入出力装置テーブルを使用するロード・モジユー
ルを取出し、当該ロード・モジユールと上記入出
力装置テーブルを結合編集し、結合編集されたロ
ード・モジユールと上記入出力装置のテーブルと
を上記記憶装置へ格納することを特徴とする入出
力装置ゼネレーシヨン方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58188148A JPS6079451A (ja) | 1983-10-07 | 1983-10-07 | 入出力装置ゼネレ−シヨン方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58188148A JPS6079451A (ja) | 1983-10-07 | 1983-10-07 | 入出力装置ゼネレ−シヨン方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6079451A JPS6079451A (ja) | 1985-05-07 |
| JPH0115101B2 true JPH0115101B2 (ja) | 1989-03-15 |
Family
ID=16218585
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58188148A Granted JPS6079451A (ja) | 1983-10-07 | 1983-10-07 | 入出力装置ゼネレ−シヨン方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6079451A (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5572230A (en) * | 1978-11-24 | 1980-05-30 | Toshiba Corp | Automatic editing unit for input-output control program |
| JPS55162130A (en) * | 1979-06-05 | 1980-12-17 | Nec Corp | Program control system of terminal equipment |
| JPS57150019A (en) * | 1981-03-13 | 1982-09-16 | Hitachi Ltd | Control system of terminal device |
-
1983
- 1983-10-07 JP JP58188148A patent/JPS6079451A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6079451A (ja) | 1985-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1233269A (en) | Data structure for a document processing system | |
| JPH0115101B2 (ja) | ||
| Lycklama | UNIX on a Micro-processor | |
| JP2555920B2 (ja) | オンラインリアルタイム処理装置 | |
| JPH064477A (ja) | 副ロードモジュール置換方式 | |
| JPH041836A (ja) | データベース管理装置 | |
| JPS59119447A (ja) | プログラムの動的結合方法 | |
| JP2663600B2 (ja) | 制御表再配置処理方式 | |
| Huberman | Microprogramming Project-Year End Report | |
| JPS62285156A (ja) | オ−バ−レイ方式 | |
| JPH023847A (ja) | ホスト連携ワークステーションセットアップ方式 | |
| JPS6019250A (ja) | 文書処理システムにおける処理文書名履歴管理方式 | |
| Smith | circumventing RTE system memory and disc restrictions | |
| JPS6329861A (ja) | Ｉｐｌ制御方式 | |
| JPS59111555A (ja) | メモリ回路 | |
| JPS5960677A (ja) | 企業モデルシミユレ−シヨンシステム | |
| JPH0418676A (ja) | 回路図入力装置 | |
| JPS62145327A (ja) | 共有サブル−チン結合方式 | |
| JPH06222933A (ja) | 計算機システム | |
| JPS61157938A (ja) | バイナリデ−タのフオ−マツト変換方法 | |
| JPH0652495B2 (ja) | メッセージテキスト編集制御方式 | |
| JPH04238532A (ja) | ソート処理方式 | |
| JPS63314642A (ja) | 選択プロダクト管理処理方式 | |
| JPS63168739A (ja) | ソフトウエア保守デ−タ選択方式 | |
| JPS63136227A (ja) | プログラム格納フアイルの検索方式 |