JPS62285156A - オ−バ−レイ方式 - Google Patents

オ−バ−レイ方式

Info

Publication number
JPS62285156A
JPS62285156A JP61128716A JP12871686A JPS62285156A JP S62285156 A JPS62285156 A JP S62285156A JP 61128716 A JP61128716 A JP 61128716A JP 12871686 A JP12871686 A JP 12871686A JP S62285156 A JPS62285156 A JP S62285156A
Authority
JP
Japan
Prior art keywords
overlay
magnetic disk
operating system
segment
overlaying
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61128716A
Other languages
English (en)
Inventor
Yoshiyuki Shimano
島野 佳幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP61128716A priority Critical patent/JPS62285156A/ja
Publication of JPS62285156A publication Critical patent/JPS62285156A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Memory System Of A Hierarchy Structure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 3、発明の詳細な説明 〔産業上の利用分野〕 この発明は、仮想空間方式を採用するオペレーティング
システムのオーバーレイセグメントのセグメントロード
方式に係り、特に多重処理を高速に行う必要のあるプロ
グラムに好適なオーバーレイ方式に関するものである。
〔従来の技術〕
第4図は汎用計3X機システムにおいて、従来性+11
で論−Ir干P憧−16f、? −M fi !F! 
I ! 居間のデータ転送方式を示す図である。
図において、(1)はオーバーレイセグメントのセグメ
ントロードを示し、ロードモジュールから行うことを示
している○(2)は主記憶部が不足した時に、ページ単
位での出し入nをベージング領域と行うことを示してい
る。(8)はコーザが占有する主記憶部全体の書き出し
、書き込みをスワツピング領域と行うことを示している
。
次に動作について説明する。計算機利用分野の高度化に
伴い、システムは複雑・大規模になってきた。こnらの
システムの構築を妨げる要因の一つとして主記憶容量の
制約がある。この制約に対する解決策として仮想記憶が
あり、主記憶装置の効率的な利用を行っている。すなわ
ち利用者のプログラムは仮想記°憶の下で実行さn、オ
ペレーティングシステムが主記憶装置と仮想記憶との対
応付けを行う。オーバーレイは主としてプログラムの効
率化を図る為に、利用者が仮想記憶上でプログラムの木
構造を実現する目的で使用される機能である。プログラ
ムからの呼び出しくオーバーレイ要求)に応じ、セグメ
ントロード(1)が発生し、オペレーティングシステム
はロードモジュールファイルを入力源とし、主記憶部に
該当するオーバーレイセグメントを読込む。更に、従来
のオペレーティングシステムでは、主記憶装置と仮想記
憶間の効率的な対応付は及び多重処理の効率化のたメニ
ページングやスワツピングを用いて主記憶装置と補助記
憶装置間でのデータの受渡し一ページイン/アウト(2
)、スワップイン/アウト(8)−を行っている。
〔発明が解決しようとする問題点〕
従来のオーバーレイ方式は、以上のように、利用者のロ
ードモジュールからオーバーレイセグメントのセグメン
トロードを行うので、同時に複数の利用者が起動した場
合、同一磁気ディスク装置への待行列が発生し、処理の
遅nが生じてしまう場合があり、従来のセグメントロー
ド方式は効率がよくなかった。また、プログラム実行中
に該当するロードモジュールの更新が出来ないなどの問
題点があった。
この発明は上記のような問題点を解消するためになさ几
たもので、同時複数利用時でも待行列が発生しないより
に、利用者毎のオーバーレイインク単位に、セグメント
ロードできる機能をオペレーティングシステムに持たせ
、更に、セグメントロードの絖込先が該当するロードモ
ジュールである必要性がなくなることから、プログラム
実行中のロードモジュール更新も可能にすることも目的
とする○ 〔問題点を解決する次めの手段〕 この発明に係るオーバーレイ方式は、オーバーレイセグ
メントそのものを1つのかたまり(オーバーレイインク
)として、複数の磁気ディスク装置上に利用者毎に設置
できるようオペレーティングシステムが認識できるよう
にするとともに、セグメントロード時にそのオーバーレ
イインクを入力源とすることを特徴としたものである。
〔作用〕
この発明におけるオーバーレイ方式はオペレーティング
システムが現在性りているベージング制御・スワツピン
グ制御に加え、オーバーレイインク制御という新規概念
を導入することにより実現する○ 〔実施例〕 以下、この発明の一実施例を図について説明するO 第1図において、(4)はオーバーレイインゲインをオ
ーバーレイインク領域と行うことを示している。しかし
て、(1)はセグメントロードを示しているが、利用者
のプログラムからの呼び出しくオーバーレイ要求)時に
毎回発生する訳でなく後述するタイミングで1回のみ実
施さnオーバーレイアウト(4)でオーバーレイインク
領域に書き出さ几ることを示している。また、(2)は
ベージイン・アウト、+81はスワップイン・アウトに
ついては従来通りである。
第2図はロードモジュールからのセグメントロード及び
オーバーレイインク領域への書き出しの制御を示してい
る。Slは従来行わ1ていた方式そのものであるが、s
2では、オーバーレイインク領域への書き出しをオーバ
ーレイセグメントの単位(オーバーレイインクの単位)
として行う部分で、プログラムローディング時の1回だ
け動作し、以降のオーバーレイインゲインに使用さnる
O83では、プログラムがこn以降ロードモジュールを
読み込む必要が無く、他の利用者へ該当ロードモジュー
ルを解放することを示す0つまり、こO後l−)’モジ
ュールは他プログラムにより更新可能となる0 第6図はプログラム中でオーバーレイ要求が出た後の制
御を示しているoS4の部分は、従来の方式そのもので
ある。S5は従来ロードモジュールより読込んでい友オ
ーバーレイセグメントを既にオーバーレイインク領域に
書き込まれた利用者の単位毎にオーバーレイインゲイン
する部分である。特に、オーバーレイインゲインが複数
の利用者から要求された場合、従来は一つのロードモジ
ュールに集中する事があり得た訳だが、本方式では、複
数の利用者には必ず個別のオーバーレイインク領域が与
えらnるので、磁気ディスク装置への待行列が発生する
ことなく高速な多重処理が行い得る。
が、ページング領域・スワツピング領域にオーバーレイ
インクの単位を設定してもよい。
〔発明の効果〕
以上のように、この発明によnば、オーバーレイインク
領域にオーバーレイインクの単位を設けたので、従来の
ロードモジュールからのセグメントロードに比べ同時複
数起動時に磁気ディスク装置の待行列が発生することな
くより高速な主記憶への読込みが得らnる効果がある。
【図面の簡単な説明】
第1図はこの発明の一実施例を示すシステム図、第2図
と、第3図はこの発明の処理フローチャート、第4図は
従来の方式を示すシステム図である。 (1)はセグメントロード、(2)はページイン・アラ
)、(a)はスワップイン・アウト、(4)はオーバー
レイイングイ/φアウト。 なお、図中、同一符号は同−又は相当部分を示す○

Claims (1)

    【特許請求の範囲】
  1. 仮想記憶方式をとるオペレーティングシステムにおいて
    、主記憶装置と磁気ディスク装置上の利用者領域とのデ
    ータ受渡しの単位にプログラムのオーバーレイのセグメ
    ントを利用してオーバーレイイング制御することを特徴
    とするオーバーレイ方式。
JP61128716A 1986-06-03 1986-06-03 オ−バ−レイ方式 Pending JPS62285156A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61128716A JPS62285156A (ja) 1986-06-03 1986-06-03 オ−バ−レイ方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61128716A JPS62285156A (ja) 1986-06-03 1986-06-03 オ−バ−レイ方式

Publications (1)

Publication Number Publication Date
JPS62285156A true JPS62285156A (ja) 1987-12-11

Family

ID=14991660

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61128716A Pending JPS62285156A (ja) 1986-06-03 1986-06-03 オ−バ−レイ方式

Country Status (1)

Country Link
JP (1) JPS62285156A (ja)

Similar Documents

Publication Publication Date Title
JPH01181163A (ja) 図形表示システム
JP2776809B2 (ja) データ退避方式
JPS63244152A (ja) 拡張記憶装置アクセス制御装置
JPH10507548A (ja) データ処理システムおよび方法およびこのようなシステムとの通信システム
IE881984L (en) Apparatus and method for providing an extended processing¹enviroment on nonmicrocoded data processing system
KR920008959B1 (ko) 가상 컴퓨터 시스템의 정보 이송 방법
JP3463696B2 (ja) オンラインガーベッジコレクション処理方法
JPS62108346A (ja) プロセス間通信方式
JP2994917B2 (ja) 記憶システム
JPH03194641A (ja) アプリケーションプログラム共用方式
Ebner An associatively controlled functional multiprocessor for real-time applications
JPH11249937A (ja) コンピュータシステム
JP2513811B2 (ja) 入出力制御方式
JPS6223895B2 (ja)
JPH01231146A (ja) 仮想記憶システムにおけるスワッピング制御方式
Tung On the Apparent Continuity of Processing in a Paging Environment
JPH05113888A (ja) マイクロプロセツサユニツト
JPS63201730A (ja) ソフトウエアスタツク制御方法
JPS59117620A (ja) 計算機システム
Mannos Powerful hardware/software architecture for a minicomputer-based interactive image processing system
JPS59123974A (ja) ベクトルデ−タ記憶制御方式
JPH0115101B2 (ja)
JPH01116851A (ja) プログラムのロード制御方式
JPS6269321A (ja) プロセススイツチ方式
JPH01150936A (ja) プログラム実行方式