JPS6079451A - 入出力装置ゼネレ−シヨン方式 - Google Patents
入出力装置ゼネレ−シヨン方式Info
- Publication number
- JPS6079451A JPS6079451A JP58188148A JP18814883A JPS6079451A JP S6079451 A JPS6079451 A JP S6079451A JP 58188148 A JP58188148 A JP 58188148A JP 18814883 A JP18814883 A JP 18814883A JP S6079451 A JPS6079451 A JP S6079451A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output device
- load module
- volume
- card deck
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/177—Initialisation or configuration control
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、Ｉ１０装置に関連するテーブルのみを再アセ
ンブリし、ロード・モジュールは現システムのモジュー
ルをそのま〜使用するようにした入出力装置ゼネレーシ
目ン方式に関するものである。
ンブリし、ロード・モジュールは現システムのモジュー
ルをそのま〜使用するようにした入出力装置ゼネレーシ
目ン方式に関するものである。
第１図は従来の入出力装置ゼネレーション方式を説明す
るものであって、１は提供ライブラリを格納するボリュ
ーム、２は■１０ゼネレーション・プログラムを実行す
る処理装置、３はオペレーティング・システム會格納す
るボリューム全それぞれ示している。提供ライブラリは
、ｏｓ’を構築するプログラム群より成るものである。
るものであって、１は提供ライブラリを格納するボリュ
ーム、２は■１０ゼネレーション・プログラムを実行す
る処理装置、３はオペレーティング・システム會格納す
るボリューム全それぞれ示している。提供ライブラリは
、ｏｓ’を構築するプログラム群より成るものである。
例えば２台のＩ１０装置Ａ、Ｂｔ有する計算機システム
金３台のＩ１０装置Ａ、Ｂ、Ｃｔ有する計算機システム
に変更する場合、■１０装置Ｃを制御するためのＩ１０
テーブルを定義するためのカード・チック（図示せず）
と、提供ライブラリヲ処理装置２に入力する。処理装置
２は、カード・デックの内容に基づいてＩ１０テーブル
全作成し、該当するｌ１０ｔ−制御するためのロード・
モジュールを提供ライプ２す１から取出し、取出された
ロード・モジュールとＩ１０テーブル全結金輪集し℃ボ
リューム３に格納する。
金３台のＩ１０装置Ａ、Ｂ、Ｃｔ有する計算機システム
に変更する場合、■１０装置Ｃを制御するためのＩ１０
テーブルを定義するためのカード・チック（図示せず）
と、提供ライブラリヲ処理装置２に入力する。処理装置
２は、カード・デックの内容に基づいてＩ１０テーブル
全作成し、該当するｌ１０ｔ−制御するためのロード・
モジュールを提供ライプ２す１から取出し、取出された
ロード・モジュールとＩ１０テーブル全結金輪集し℃ボ
リューム３に格納する。
ところで、従来技術においては１０Ｓのノ（−ジ璽ン・
アップが行われる度にボリューム３に格納されている現
在使用中のＯ８全改変しているが、ボリュームｌ内の提
供ライブラリの改変は必ずしも行われていない。このよ
うに、古い提供ライブラリ′ｆ、ｖ用して入出力装置ゼ
ネレーション金石うと、新システムのレベルが現運用シ
ステムのレベルより古くなることがあった。このため、
運用システムとして使用するには、システムのレベル保
証テスト１工どを行う必要があり、システム作成やシス
テムテストに長時ｎｕ’を要した。
アップが行われる度にボリューム３に格納されている現
在使用中のＯ８全改変しているが、ボリュームｌ内の提
供ライブラリの改変は必ずしも行われていない。このよ
うに、古い提供ライブラリ′ｆ、ｖ用して入出力装置ゼ
ネレーション金石うと、新システムのレベルが現運用シ
ステムのレベルより古くなることがあった。このため、
運用システムとして使用するには、システムのレベル保
証テスト１工どを行う必要があり、システム作成やシス
テムテストに長時ｎｕ’を要した。
本発明は、上記の考察に基づくものであって、Ｉ１０装
置変更の際のシステム作成金高速化できること、及びＩ
１０変更のシステム作成時のシステム・レベル・ダウン
全防止できること等の特徴金有する入出力装置ゼネレー
ション方式を提供すること金目的としている。
置変更の際のシステム作成金高速化できること、及びＩ
１０変更のシステム作成時のシステム・レベル・ダウン
全防止できること等の特徴金有する入出力装置ゼネレー
ション方式を提供すること金目的としている。
〔発明の構成〕
そしてそのため、本発明の入出力装置ゼネレーション方
式は、入出力装置全変更するとき、変更後の入出力装置
群を制御するための入出力装置テーブルを作成し、現在
使用されているオペレーティング・システム全格納する
記憶装置から上記入出力装置テーブル全使用するロード
・モジエール全取出し、当該ロード・モジュールと上記
入出力装置テーブルを結合編集し、結合編集されたロー
ド・モジュールと入出力装置テーブルと全上記記憶装置
へ格納することｔ特徴とするものである・〔発明の実施
例〕 以下、本発明を図面全参照しつつ説明する。
式は、入出力装置全変更するとき、変更後の入出力装置
群を制御するための入出力装置テーブルを作成し、現在
使用されているオペレーティング・システム全格納する
記憶装置から上記入出力装置テーブル全使用するロード
・モジエール全取出し、当該ロード・モジュールと上記
入出力装置テーブルを結合編集し、結合編集されたロー
ド・モジュールと入出力装置テーブルと全上記記憶装置
へ格納することｔ特徴とするものである・〔発明の実施
例〕 以下、本発明を図面全参照しつつ説明する。
第２図は本発明の１実施例全説明する図である。
第２図において、２′はＩ１０ゼネレーション・プログ
ラム、４はカード・デック、５はアセンブラ、６は工１
０テーブル、７はリンケージ・エディタ、８は結合編集
されたＩ１０テーブルとロード・モジュールをそれぞれ
示している。なお、第１図と同一符号は同−物金示して
いる。いま、２台のＩ１０装置Ａ、１１１１有する計算
機システムを３台のＩ１０装置Ａ 、 Ｂ 、 Ｃを有
する引算機システムに変更する場合を想定する。なお、
Ｉ１０装置Ａ。
ラム、４はカード・デック、５はアセンブラ、６は工１
０テーブル、７はリンケージ・エディタ、８は結合編集
されたＩ１０テーブルとロード・モジュールをそれぞれ
示している。なお、第１図と同一符号は同−物金示して
いる。いま、２台のＩ１０装置Ａ、１１１１有する計算
機システムを３台のＩ１０装置Ａ 、 Ｂ 、 Ｃを有
する引算機システムに変更する場合を想定する。なお、
Ｉ１０装置Ａ。
Ｂ、Ｃは同一属性のものとする。カード・デック４には
、各Ｉ１０装置Ａ、Ｉ３．ＣのＩ１０テーブルを作成す
るためのマクロ命令が記述されている。−Ｉ、 ／ Ｏ
ゼネレーション・プログラムが実行されると、処理装置
（図示せず）はカード・デック４の内容を読取る。Ｉ１
０ゼネレーション・プログラム２′は次にアセンブラ５
會呼出す。アセンブラ５が実行されると、カード・デッ
ク４の内容に基づく■１０テーブル６が作成される。Ｉ
１０テーブル６が作成された後、現在使用中のオペレー
ティング・システム全格納しているボリューム３からＩ
１０テーブル６を使用するロード・モジュールが読出さ
れる。この読出されたロード・モジュールと■１０テー
ブル６とがリンケージ・エディタ７によって結合編集さ
れる。結合編集されたＩ１０テーブルとロード・モジュ
ールはボリューム３内の元の記憶場所に格納される。
、各Ｉ１０装置Ａ、Ｉ３．ＣのＩ１０テーブルを作成す
るためのマクロ命令が記述されている。−Ｉ、 ／ Ｏ
ゼネレーション・プログラムが実行されると、処理装置
（図示せず）はカード・デック４の内容を読取る。Ｉ１
０ゼネレーション・プログラム２′は次にアセンブラ５
會呼出す。アセンブラ５が実行されると、カード・デッ
ク４の内容に基づく■１０テーブル６が作成される。Ｉ
１０テーブル６が作成された後、現在使用中のオペレー
ティング・システム全格納しているボリューム３からＩ
１０テーブル６を使用するロード・モジュールが読出さ
れる。この読出されたロード・モジュールと■１０テー
ブル６とがリンケージ・エディタ７によって結合編集さ
れる。結合編集されたＩ１０テーブルとロード・モジュ
ールはボリューム３内の元の記憶場所に格納される。
Ｉ１０テーブル群としては下記のようなものがある。
（イ） ＵＣＢ
（ロ） ＵＣＢ ＬＯＯＫ ＵＰ ＴＡＢＬＥ（ハ）
Ｅ ｌ） ’Ｉ’ （Ｅｌｉｇｉｂｌｅ ］）ｅｖｉｃ
ｅ ’１ａｂｌｅ ）に） Ｄ Ｎ Ｔ ／ Ｄ Ｍ
Ｔ （１）ｅｖｉｃｅ Ｎａｍｅ Ｔａｂｌｅ ／Ｄｅ
ｖｉｃｅ Ｍａｓｋ Ｔａｂｌｅ ）ＨＤＩＤ（Ｄｅｖ
ｉｃｅＩＤ） （へ） ＵＣＭ （１Ｊｎｉｔ Ｃｏｎｔｒｏｌ Ｍｏ
ｄｕｌｅ ）（ト） Ｄ ＣＭ （Ｄｉｓｐｌａｙ Ｃ
ｏｎｔｒｏｌ Ｍｏｄｕｌｅ ）上記（イ）、（ロ）は
Ｉ１０制御のためのものであり１上記（ハ）、に）は装
置割当てのだめのものであり・上記（ホ）は装置識別の
ためのものであり、上記（へ）、（ト）はコンソール・
テーブルである０ 〔発明の効果〕 以上の説明から明らかなように、本発明によれば、Ｉ１
０装置変更時のシステム作成全高速で行い得ること及び
Ｉ１０装置変更のシステム作成時のシステム・レベル・
ダウンを防止できること等の顕著な作用効果を奏するこ
とが出来る。
Ｅ ｌ） ’Ｉ’ （Ｅｌｉｇｉｂｌｅ ］）ｅｖｉｃ
ｅ ’１ａｂｌｅ ）に） Ｄ Ｎ Ｔ ／ Ｄ Ｍ
Ｔ （１）ｅｖｉｃｅ Ｎａｍｅ Ｔａｂｌｅ ／Ｄｅ
ｖｉｃｅ Ｍａｓｋ Ｔａｂｌｅ ）ＨＤＩＤ（Ｄｅｖ
ｉｃｅＩＤ） （へ） ＵＣＭ （１Ｊｎｉｔ Ｃｏｎｔｒｏｌ Ｍｏ
ｄｕｌｅ ）（ト） Ｄ ＣＭ （Ｄｉｓｐｌａｙ Ｃ
ｏｎｔｒｏｌ Ｍｏｄｕｌｅ ）上記（イ）、（ロ）は
Ｉ１０制御のためのものであり１上記（ハ）、に）は装
置割当てのだめのものであり・上記（ホ）は装置識別の
ためのものであり、上記（へ）、（ト）はコンソール・
テーブルである０ 〔発明の効果〕 以上の説明から明らかなように、本発明によれば、Ｉ１
０装置変更時のシステム作成全高速で行い得ること及び
Ｉ１０装置変更のシステム作成時のシステム・レベル・
ダウンを防止できること等の顕著な作用効果を奏するこ
とが出来る。
第１図は従来の入出力装置ゼネレーション方式全説明す
る図、第２図は本発明の１実施例を説明する図である。 １・・・提供ライブラリ全格納するボリューム、２・・
・Ｉ１０ゼネレーション・プログラム全実行する処理装
置、３・・・オペレーティング・システムを格１するボ
リューム、２′・・・工１０ゼネレーション・ログラム
、４川カード・デック、５・・・アセンブラ、６・・・
Ｉ１０テーブル、７・・・リンケージ・エディタ、８・
・・結合編集されたＩ１０テーブルとロード・モジュー
ル。 特許出願人 富士通株式会社 代理人弁理士 京 谷 四 部
る図、第２図は本発明の１実施例を説明する図である。 １・・・提供ライブラリ全格納するボリューム、２・・
・Ｉ１０ゼネレーション・プログラム全実行する処理装
置、３・・・オペレーティング・システムを格１するボ
リューム、２′・・・工１０ゼネレーション・ログラム
、４川カード・デック、５・・・アセンブラ、６・・・
Ｉ１０テーブル、７・・・リンケージ・エディタ、８・
・・結合編集されたＩ１０テーブルとロード・モジュー
ル。 特許出願人 富士通株式会社 代理人弁理士 京 谷 四 部
Claims (1)
- 入出力装置を変更するとき、変更後の入出力装置群を制
御するための入出力装置テーブルを作成し、現在使用さ
れているオペレーティング・システムを格納する記憶装
置から上記入出力装置テーブルを使用するロード・モジ
ュール金取出し、尚該ロード・モジュールと上記入出力
装置テーブルを結合編集し、結合編集されたロード・モ
ジミールと入出力装置テーブルとを上記記憶装置へ格納
すること全特徴とする入出力装置のゼネレーション方式
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58188148A JPS6079451A (ja) | 1983-10-07 | 1983-10-07 | 入出力装置ゼネレ−シヨン方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58188148A JPS6079451A (ja) | 1983-10-07 | 1983-10-07 | 入出力装置ゼネレ−シヨン方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6079451A true JPS6079451A (ja) | 1985-05-07 |
| JPH0115101B2 JPH0115101B2 (ja) | 1989-03-15 |
Family
ID=16218585
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58188148A Granted JPS6079451A (ja) | 1983-10-07 | 1983-10-07 | 入出力装置ゼネレ−シヨン方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6079451A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5572230A (en) * | 1978-11-24 | 1980-05-30 | Toshiba Corp | Automatic editing unit for input-output control program |
| JPS55162130A (en) * | 1979-06-05 | 1980-12-17 | Nec Corp | Program control system of terminal equipment |
| JPS57150019A (en) * | 1981-03-13 | 1982-09-16 | Hitachi Ltd | Control system of terminal device |
-
1983
- 1983-10-07 JP JP58188148A patent/JPS6079451A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5572230A (en) * | 1978-11-24 | 1980-05-30 | Toshiba Corp | Automatic editing unit for input-output control program |
| JPS55162130A (en) * | 1979-06-05 | 1980-12-17 | Nec Corp | Program control system of terminal equipment |
| JPS57150019A (en) * | 1981-03-13 | 1982-09-16 | Hitachi Ltd | Control system of terminal device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0115101B2 (ja) | 1989-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05204859A (ja) | Ｏｓのコマンド格納方式 | |
| JPH07191840A (ja) | プログラム自動生成装置 | |
| JPH0522936B2 (ja) | ||
| JP2786206B2 (ja) | 機能設計図生成方法 | |
| JPS6079451A (ja) | 入出力装置ゼネレ−シヨン方式 | |
| CN114449063B (zh) | 一种报文处理方法、装置及设备 | |
| JPS6265147A (ja) | バストレ−ス方式 | |
| JPS6043777A (ja) | 設計支援システム | |
| JPH0756920A (ja) | 構造化文書処理装置 | |
| CN119621047A (zh) | 游戏界面的ugc生成方法、装置、设备及存储介质 | |
| JPH07160536A (ja) | 対話型システムのプログラムテスト支援装置 | |
| JPH064477A (ja) | 副ロードモジュール置換方式 | |
| JPH01291328A (ja) | インタプリタ形言語システム | |
| JP3536670B2 (ja) | マルチメディアデータの提示方法及びシステム及びマルチメディアデータの提示プログラムを格納した記憶媒体 | |
| JPH04168569A (ja) | 文書ファイルの世代管理方式 | |
| JPH03282841A (ja) | 可変長レコードの直接入出力処理方式 | |
| JPH01267731A (ja) | セグメントオーバレイプログラムの作成方式 | |
| JPS5960677A (ja) | 企業モデルシミユレ−シヨンシステム | |
| JPS62194542A (ja) | プログラム管理方式 | |
| JPH02128219A (ja) | システム定義情報を使用したシステム生成方式 | |
| JPS6182241A (ja) | 手続区画の分割方式 | |
| JPH05282395A (ja) | ハードウェアシミュレータの双方向ピン入出力切換え方法 | |
| JPH02129703A (ja) | プログラマブル・ロジツク・コントローラ開発ツール | |
| JPH0485624A (ja) | プログラム維持管理方式 | |
| JPS62274339A (ja) | 簡易パラメ−タ生成方式 |