JPH01151265A - ダーリントントランジスタ - Google Patents
ダーリントントランジスタInfo
- Publication number
- JPH01151265A JPH01151265A JP62310505A JP31050587A JPH01151265A JP H01151265 A JPH01151265 A JP H01151265A JP 62310505 A JP62310505 A JP 62310505A JP 31050587 A JP31050587 A JP 31050587A JP H01151265 A JPH01151265 A JP H01151265A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- stage
- darlington
- speed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—DC amplifiers in which all stages are DC-coupled
- H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
- H03F3/3432—DC amplifiers in which all stages are DC-coupled with semiconductor devices only with bipolar transistors
- H03F3/3435—DC amplifiers in which all stages are DC-coupled with semiconductor devices only with bipolar transistors using Darlington amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
- H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
- H03K17/04126—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit in bipolar transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
- H03K17/615—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors in a Darlington configuration
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Bipolar Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、後段トランジスタのベース部のキャリアを引
き出すために前段トランジスタのベースとの間にスピー
ドアップダイオードが接続されるダーリントントランジ
スタに関する。
き出すために前段トランジスタのベースとの間にスピー
ドアップダイオードが接続されるダーリントントランジ
スタに関する。
トランジスタの容量を大きくするために複数のトランジ
スタをダーリントン接続し、ターンオフ時間を短くする
ために後段トランジスタのベースと前段トランジスタの
ベースとがスピードアップダイオードを介して結線され
る。第２図（ａ）、（ｂｌはその等価回路を示し、図ａ
は２段ダーリントントランジスタで、後段（出力段）Ｎ
ＰＮ）ランジスタ１２のベースと前段ＮＰＮ ）ランジ
スタ１１のベースの間にスピードアップトランジスタ２
１が順方向に接続されている０図すは３段ダーリントン
トランジスタで、第二段ＮＰＮ ）ランジスタ１２のベ
ースと前段ＮＰＮ ）ランジスタ１１のベースの間に
スピードアップダイオード２１が、最終段（出力段）Ｎ
ＰＮ）ランジスタ１３のベースと前段トランジスタ１１
のベースとの間にスピードアップダイオード２２がそれ
ぞれ順方向に接続されている。第３図１ａｔ、（ｂｌは
第２図に等価回路で示したダーリントントランジスタの
半導体チップに対する配線を示すもので、第３図（ａ）
の２段ダーリントントランジスタでは、ベース端子Ｂは
半導体チップ１の上の前段トランジスタのベース電極３
１およびスピードアップダイオード２１を介して前段ト
ランジスタのエミッタ電極を兼ねる後段トランジスタの
ベース電極３２とそれぞれＭ繍４で接続されている。そ
してエミッタ端子Ｅは、後段トランジスタの複数のエミ
ッタ電極３３とそれぞれＭ線４で接続されている。第３
図（ｂｌの３段ダーリントントランジスタでは、ベース
端子Ｂは、前段トランジスタのベース電極３１．スピー
ドアップダイオード２１を介して前段トランジスタのエ
ミッタ電極を兼ねる第二段トランジスタのベース電極３
２、ならびにスピードアップダイオード２２を介して第
二段トランジスタのエミッタ電極を兼ねる最終段トラン
ジスタのベース電極３４とそれぞれＭ線４で接続されて
いる。エミッタ端子Ｅは最終段すなわち出力段トランジ
スタの複数のエミッタ電極３５とそれぞれＭ線４で接続
されている。
スタをダーリントン接続し、ターンオフ時間を短くする
ために後段トランジスタのベースと前段トランジスタの
ベースとがスピードアップダイオードを介して結線され
る。第２図（ａ）、（ｂｌはその等価回路を示し、図ａ
は２段ダーリントントランジスタで、後段（出力段）Ｎ
ＰＮ）ランジスタ１２のベースと前段ＮＰＮ ）ランジ
スタ１１のベースの間にスピードアップトランジスタ２
１が順方向に接続されている０図すは３段ダーリントン
トランジスタで、第二段ＮＰＮ ）ランジスタ１２のベ
ースと前段ＮＰＮ ）ランジスタ１１のベースの間に
スピードアップダイオード２１が、最終段（出力段）Ｎ
ＰＮ）ランジスタ１３のベースと前段トランジスタ１１
のベースとの間にスピードアップダイオード２２がそれ
ぞれ順方向に接続されている。第３図１ａｔ、（ｂｌは
第２図に等価回路で示したダーリントントランジスタの
半導体チップに対する配線を示すもので、第３図（ａ）
の２段ダーリントントランジスタでは、ベース端子Ｂは
半導体チップ１の上の前段トランジスタのベース電極３
１およびスピードアップダイオード２１を介して前段ト
ランジスタのエミッタ電極を兼ねる後段トランジスタの
ベース電極３２とそれぞれＭ繍４で接続されている。そ
してエミッタ端子Ｅは、後段トランジスタの複数のエミ
ッタ電極３３とそれぞれＭ線４で接続されている。第３
図（ｂｌの３段ダーリントントランジスタでは、ベース
端子Ｂは、前段トランジスタのベース電極３１．スピー
ドアップダイオード２１を介して前段トランジスタのエ
ミッタ電極を兼ねる第二段トランジスタのベース電極３
２、ならびにスピードアップダイオード２２を介して第
二段トランジスタのエミッタ電極を兼ねる最終段トラン
ジスタのベース電極３４とそれぞれＭ線４で接続されて
いる。エミッタ端子Ｅは最終段すなわち出力段トランジ
スタの複数のエミッタ電極３５とそれぞれＭ線４で接続
されている。
〔発明が解決しようとする問題点〕
しかし、このような結線ではベース、エミッタ間逆バイ
アスによるダーリントントランジスタのオフ時に、第３
図＋ａ）の後段トランジスタのベース電極３２のボンデ
ィングパット部５１付近とボンディングパントより遠い
、例えば部分５２とではキャリアの抜は方のバランスが
悪く、キャリアの多い部分５２はオフ状態になるのがお
くれオン状態のままとなり、そこに電流が集中して破壊
することがある。同様なことが第３図中）に示す３段ダ
ーリントントランジスタの最終段すなわち出力段トラン
ジスタのベース電極３３のボンディングパット５１とボ
ンディングパット５１より遠い部分５２との間にも起こ
る。
アスによるダーリントントランジスタのオフ時に、第３
図＋ａ）の後段トランジスタのベース電極３２のボンデ
ィングパット部５１付近とボンディングパントより遠い
、例えば部分５２とではキャリアの抜は方のバランスが
悪く、キャリアの多い部分５２はオフ状態になるのがお
くれオン状態のままとなり、そこに電流が集中して破壊
することがある。同様なことが第３図中）に示す３段ダ
ーリントントランジスタの最終段すなわち出力段トラン
ジスタのベース電極３３のボンディングパット５１とボ
ンディングパット５１より遠い部分５２との間にも起こ
る。
本発明の目的は、オフ時の出力段すなわち最終段トラン
ジスタのベース内部での電流バランスが悪くなり、キャ
リアの残る所でオフ状態がおくれて電流集中の起こる欠
点を減少させ、出力段トランジスタのベース部のキャリ
アが均一に引き出されて逆バイアス時安全動作領域の拡
大したダーリントントランジスタを提供することにある
。
ジスタのベース内部での電流バランスが悪くなり、キャ
リアの残る所でオフ状態がおくれて電流集中の起こる欠
点を減少させ、出力段トランジスタのベース部のキャリ
アが均一に引き出されて逆バイアス時安全動作領域の拡
大したダーリントントランジスタを提供することにある
。
上記の目的を達成するために、本発明は、後段トランジ
スタのベース部と前段トランジスタのベース部がスピー
ドアップダイオードを介して２段以上接続されるダーリ
ントントランジスタにおいて、出力段すなわち最終段ト
ランジスタのベース部、の導線によるスピードアップダ
イオ−トノ接続がベース部に分散して位置する複数の個
所との間でそれぞれなされたものとする。
スタのベース部と前段トランジスタのベース部がスピー
ドアップダイオードを介して２段以上接続されるダーリ
ントントランジスタにおいて、出力段すなわち最終段ト
ランジスタのベース部、の導線によるスピードアップダ
イオ−トノ接続がベース部に分散して位置する複数の個
所との間でそれぞれなされたものとする。
出力！ ）ランジスタのベース部のスピードアップダイ
オードを介しての前段トランジスタとの接続がベース部
の分散した複数の個所とそれぞれ導線によって行われる
ため、出力段トランジスタのベース部からのオフ時にお
けるキャリアの引出しが均一化し、電流集中が起きにく
（なる。
オードを介しての前段トランジスタとの接続がベース部
の分散した複数の個所とそれぞれ導線によって行われる
ため、出力段トランジスタのベース部からのオフ時にお
けるキャリアの引出しが均一化し、電流集中が起きにく
（なる。
第１図＋８）、（ｂ）に２段および３段ダーリントント
ランジスタにおける本発明の実施例を示し、第２゜第３
図と共通の部分には同一の符号が付されている。第１図
（ａ）に示す２段ダーリントントランジスタにおいては
、前段トランジスタのエミッタ電極を兼ねる後段トラン
ジスタのベース電極３２の６個所が３個のスピードアッ
プダイオード２１を介してＡ７Ｍ４でベース端子Ｂと接
続されている。同様に、第１ｒｇＪ（ｂｌに示す３段ダ
ーリントントランジスタでは、第二段トランジスタのエ
ミッタ電極を兼ねる最終段トランジスタのベース電極３
４の６個所が３個のスピードアップダイオード２２を介
してＭ線４でベース端子Ｂと接続されている。しかし第
二段トランジスタのベース電極３２は１個所でスピード
アップダイオード２１を介してベース端子Ｂと接続され
ている。また第二段トランジスタのエミッタ電極を兼ね
る前段トランジスタのベース電極３１は２個所設けられ
、それぞれベース端子Ｂと接続されている。′出力段ト
ランジスタのベース電極３２゜３４のスピードアップダ
イオードから遠い個所の接続導線４が、近い個所の接続
導＆１４の延長部となっているのは、接続導線の数を減
らして線間の短絡を避けるためである。
ランジスタにおける本発明の実施例を示し、第２゜第３
図と共通の部分には同一の符号が付されている。第１図
（ａ）に示す２段ダーリントントランジスタにおいては
、前段トランジスタのエミッタ電極を兼ねる後段トラン
ジスタのベース電極３２の６個所が３個のスピードアッ
プダイオード２１を介してＡ７Ｍ４でベース端子Ｂと接
続されている。同様に、第１ｒｇＪ（ｂｌに示す３段ダ
ーリントントランジスタでは、第二段トランジスタのエ
ミッタ電極を兼ねる最終段トランジスタのベース電極３
４の６個所が３個のスピードアップダイオード２２を介
してＭ線４でベース端子Ｂと接続されている。しかし第
二段トランジスタのベース電極３２は１個所でスピード
アップダイオード２１を介してベース端子Ｂと接続され
ている。また第二段トランジスタのエミッタ電極を兼ね
る前段トランジスタのベース電極３１は２個所設けられ
、それぞれベース端子Ｂと接続されている。′出力段ト
ランジスタのベース電極３２゜３４のスピードアップダ
イオードから遠い個所の接続導線４が、近い個所の接続
導＆１４の延長部となっているのは、接続導線の数を減
らして線間の短絡を避けるためである。
第４図は第１図（ａ）に示した本発明の実施例のダーリ
ントントランジスタと第３図（ａ＋に示した従来のダー
リントントランジスタの逆バイアス時安全動作領域をそ
れぞれ４１．４２で示すもので、これによれば本発明に
より安全動作領域が拡大されたことがわかる。
ントントランジスタと第３図（ａ＋に示した従来のダー
リントントランジスタの逆バイアス時安全動作領域をそ
れぞれ４１．４２で示すもので、これによれば本発明に
より安全動作領域が拡大されたことがわかる。
本発明によれば、ダーリントントランジスタの出力段ト
ランジスタのベース部と前段トランジスタのベース部と
のスピードアップダイオードを介しての接続を、出力段
トランジスタのベース部内の分散した個所と導線を用い
てそれぞれ行うことにより、出力段トランジスタのベー
ス部からのキャリアの引き出しが均一に行われる結果、
電流集中による破壊の生ずることが防止され、逆バイア
ス安全動作領域が拡大する。
ランジスタのベース部と前段トランジスタのベース部と
のスピードアップダイオードを介しての接続を、出力段
トランジスタのベース部内の分散した個所と導線を用い
てそれぞれ行うことにより、出力段トランジスタのベー
ス部からのキャリアの引き出しが均一に行われる結果、
電流集中による破壊の生ずることが防止され、逆バイア
ス安全動作領域が拡大する。
第１図（ａｌ、（ｂｌは本発明の実施例のダーリントン
トランジスタの平面図、第２図ｔａ１．（ｂ）は本発明
の実施されるダーリントントランジスタの等偏口略図、
第３図は従来のダーリントントランジスタの平面図で以
上各図のｔａ）は２段ダーリントントランジスタ、（ｂ
ｌは３段ダーリントントランジスタ、第４図は本発明の
実施例と従来例のダーリントントランジスタの逆バイア
ス時安全動作領域を示す線図である。 ２１ニスピードアップダイオード、３１＋前段トランジ
スタベース電極、３２：後段トランジスタベース電極、
３３：後段トランジスタエミッタ電極。 第１図 （ａ） （ｂ）第３図 電圧→ 第４図
トランジスタの平面図、第２図ｔａ１．（ｂ）は本発明
の実施されるダーリントントランジスタの等偏口略図、
第３図は従来のダーリントントランジスタの平面図で以
上各図のｔａ）は２段ダーリントントランジスタ、（ｂ
ｌは３段ダーリントントランジスタ、第４図は本発明の
実施例と従来例のダーリントントランジスタの逆バイア
ス時安全動作領域を示す線図である。 ２１ニスピードアップダイオード、３１＋前段トランジ
スタベース電極、３２：後段トランジスタベース電極、
３３：後段トランジスタエミッタ電極。 第１図 （ａ） （ｂ）第３図 電圧→ 第４図
Claims (1)
- （１）後段トランジスタのベース部と前段トランジスタ
のベース部がスピードアップダイオードを介して２段以
上接続されるダーリントントランジスタにおいて、最後
段トランジスタのベース部への導線によるスピードアッ
プダイオードの接続がベース部に分散して位置する複数
の個所との間でそれぞれなされていることを特徴とする
ダーリントントランジスタ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62310505A JPH0620077B2 (ja) | 1987-12-08 | 1987-12-08 | ダーリントントランジスタ |
| US07/277,876 US4866401A (en) | 1987-12-08 | 1988-11-30 | High current Darlington amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62310505A JPH0620077B2 (ja) | 1987-12-08 | 1987-12-08 | ダーリントントランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01151265A true JPH01151265A (ja) | 1989-06-14 |
| JPH0620077B2 JPH0620077B2 (ja) | 1994-03-16 |
Family
ID=18006032
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62310505A Expired - Fee Related JPH0620077B2 (ja) | 1987-12-08 | 1987-12-08 | ダーリントントランジスタ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4866401A (ja) |
| JP (1) | JPH0620077B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03106900U (ja) * | 1990-02-20 | 1991-11-05 | ||
| US8198697B2 (en) | 2009-06-18 | 2012-06-12 | Fuji Electric Co., Ltd. | Semiconductor device |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5408122A (en) * | 1993-12-01 | 1995-04-18 | Eastman Kodak Company | Vertical structure to minimize settling times for solid state light detectors |
| US5777352A (en) * | 1996-09-19 | 1998-07-07 | Eastman Kodak Company | Photodetector structure |
| US7813092B2 (en) * | 2005-09-19 | 2010-10-12 | The Regents Of The University Of California | ESD unit protection cell for distributed amplifiers |
| US7773355B2 (en) * | 2005-09-19 | 2010-08-10 | The Regents Of The University Of California | ESD protection circuits for RF input pins |
| US7859803B2 (en) * | 2005-09-19 | 2010-12-28 | The Regents Of The University Of California | Voltage overload protection circuits |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59126321A (ja) * | 1983-01-08 | 1984-07-20 | Fuji Electric Co Ltd | 多段ダ−リントントランジスタ |
-
1987
- 1987-12-08 JP JP62310505A patent/JPH0620077B2/ja not_active Expired - Fee Related
-
1988
- 1988-11-30 US US07/277,876 patent/US4866401A/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03106900U (ja) * | 1990-02-20 | 1991-11-05 | ||
| US8198697B2 (en) | 2009-06-18 | 2012-06-12 | Fuji Electric Co., Ltd. | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0620077B2 (ja) | 1994-03-16 |
| US4866401A (en) | 1989-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5574618A (en) | ESD protection using SCR clamping | |
| JPH01151265A (ja) | ダーリントントランジスタ | |
| US5773873A (en) | Semiconductor device having multi-emitter structure | |
| US4137465A (en) | Multi-stage integrated injection logic circuit | |
| US4945396A (en) | Semiconductor device having Darlington transistors | |
| US4677312A (en) | High voltage swing open collector driver | |
| US4338619A (en) | Flip-flop circuit | |
| JPH0659028B2 (ja) | 論理回路 | |
| JPS62250661A (ja) | 半導体装置 | |
| US4646125A (en) | Semiconductor device including Darlington connections | |
| JP2715593B2 (ja) | 半導体集積回路 | |
| US3562548A (en) | Circuit arrangement with semiconductor elements | |
| JPS61114609A (ja) | 広範囲増幅器回路 | |
| RU2019070C1 (ru) | Транзисторный усилитель | |
| JP2943034B2 (ja) | Ｉ２ ｌゲート | |
| JPS6223923B2 (ja) | ||
| JPS61284953A (ja) | 半導体集積回路装置 | |
| JP2599757B2 (ja) | 半導体装置 | |
| JPS5980022A (ja) | アクテイブ出力デイスエ−ブル回路 | |
| JP3018541B2 (ja) | 出力回路 | |
| US5040050A (en) | Hybrid circuit comprising a cascade connection of parallel-transistor stages | |
| JPH02137516A (ja) | 半導体スイッチ駆動回路 | |
| JPS61152071A (ja) | 多段ダ−リントン半導体装置 | |
| JPS613430A (ja) | 半導体装置 | |
| JPS63296412A (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |