JPH01154364A - Ｐｃｍ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は可変ピッチ機能を備え九ＰＣＭ装置に関する
ものである。

［従来の技術］ 以ｆ、回転ヘッド式ディジタルオーディオテープレコー
ダ（以下、ｒＤＡＴ」という）を例に取って説明する。

第３図は、ＤＡＴのドラム、ヘッドおよび磁気テープの
配置を示す図である０図において、Ａｉ気ヘッド（５０
２Ａ）と、Ｂ磁気ヘッド（５０２Ｂ）は、互イに、１８
０°の角度でドラム（５０１）に取り付けられている。

磁気テープ（５０４）は、２０００ｒ　、　ｐ　。

ｍで回転するドラム（５０１）に９０’の巻き付は角で
巻き付けられ、アジマス角の異なる２個の磁気ヘッド頁
５０２Ａ）　、　（５０２Ｂ）で、第４図に示すように
磁気テープ（５０４）の長手方向に対して斜めに順次ト
ラック（５０５Ａ）　、　（５０５Ｂ）を形成するよう
に記録される。

第４図は磁気テープ（５０４）上に信号を記録した時の
磁化パターンを示す図である０図において。

矢印（５０６１）は磁気テープ（５０４）の走行方向、
矢印（５０７）は磁気ヘッドの走査方向である。磁化パ
ターン（５０５Ａ）　、　（５０５Ｂ）はＡ磁気ヘッド
（５０２Ａ）　。

Ｂ磁気ヘッド（５０２Ｂ）でそれぞれ記録される。

第５図は第４図に示した磁化パターンの１トラツクに記
録される信号を示す図である０図において、ｌトラック
に記録される信号は、１９６ブロツクからなり、それぞ
れ８ブロツクからなる付加情報を記録する領域（５１１
）、（５１５）と、それぞれ５ブロツクからなるサーボ
用信号等のコントロール情報を記録する領域（５１２）
　、（５１４）と、１２８ブロツクからなるオーディオ
信号をディジタル信号に変換した信号（以下、「オーデ
ィオシンボル」という）および誤り訂正を行うための冗
長信号を記録するＰＣＭ領域（５１３）とから構成され
ている。

第６図はＡ磁気ヘッド（５０２Ａ）　、　Ｂ磁気ヘッド
（５０２Ｂ）で記録再生される信号波形を示す図である
０図において、波形（５２３Ａ）はＡｉ気ヘッド（５０
２Ａ）で記録再生され、波形（５２３Ｂ）はＢ磁気ヘッ
ド（５０２Ｂ）で記録再生される。また、１９６ブロツ
ク分の信号がドラム（５０１）の９０’回転期間（＝７
．５ｍ５ｅｃ　）に記録または再生され、次の９０’回
転期間は無信号期間が生じる。この無信号期間を利用し
て誤り訂正の符号化または復号化が行われる。

第７図は従来のＤＡＴの記録再生信号処理装置を示すブ
ロック回路図である０図において、図面の中央より上側
は記録時の信号処理を示し、下側は再生時の信号処理を
示している。端子（ｌｆｉｏｌａ）、（８０１ｂ）には
２チヤンネルのアナログ信号が入力され、端子（ｌｌｉ
２０）には記録信号が出力され、端子（８１０）には再
生信号が入力され、端子（８１９ａ）、（１３１９ｂ）
には２チヤネンルの再生アナログ信号が出力される。

第８図は、第７図における記録時の信号処理動作のため
のタイムチャートを示す図である０図において、基準信
号Ｈは、記録開始を指示し、ドラム（５０１）上に取り
付けられたＰＧ（パルス発生器）をもとに生成した信号
であり、ドラム（５０１）の１回転（３０ｍ５ｅｃ）毎
にサーボ回路（図示していない）から出力される。サー
ボ回路ではドラム基準信号Ｍ　（３０ｍ５ｅｃ）の立ち
下がりエッヂと基準信号Ｈの立ち上がりが一致するよう
に回転ドラム（５０１）の制御を行う。

従来のＤＡＴは上記のように構成され、第７図ニオイテ
、端子（８０１ａ）、（６０１ｂ）より入力される２チ
ヤネンルのアナログ信号は、ローパスフィルタ（８０２
）およびＡＤ変換器（８０３）を介してディジタル信号
に変換され、メモリ（Ｅ１０４）へ−旦貯えられる。メ
モリ（８０４）へ貯えられたドラムの１回転期間に発生
したオーディオシンボルは、Ａ磁気ヘッド（５０２Ａ）
およびＢ磁気ヘッド（５０２Ｂ）で記録されるデータ群
に２分割され、１トラツクに記録されるオーディオシン
ボルを単位としてエンコーダ（ｅｏｅ）で誤り訂正の符
号化がなされて、次段の変調器（８０？）へ送られる。

変調器（８０７）では、メモリ（８０４）からのデータ
と、コントロール情報および付加情報生成回路（８２１
）からのデータとをシンボル（８ビツト）を単位に１０
ビツトに変換する８ビット−１０ビツト変調を行った後
、次段の信号合成回路（ｅｏｓ）へ出力する。この信号
合成回路（６０８）では、ＰＣＭ信号とサブコード信号
以外の信号を付加して第５図に示す１９６ブロツクの信
号として出力し、記録アンプ（８０９）を介して端子（
８２０）より出力して２個のヘッドで記録する。アドレ
ス制御回路（ｅｏｓ）は、メモリ（［４）の書き込み、
および読み出しアドレスを制御するもので、第６図に示
す信号（５２３Ａ）　、（５２３Ｂ）を得るために時間
軸圧縮して読み出している。

次に再生時の信号処理について説明する。Ａ磁気ヘッド
（５０２Ａ）およびＢ磁気ヘッド（５０２Ｂ）で再生さ
れた信号は、端子（８１０）より第６図で示す波形で入
力され、再生アンプ（８１１）で増幅された後、復調器
（６１２）で１０ビット単位に８ビツトに変換され１元
のディジタル信号に戻されてメモリ（６１３）へ貯えら
れる。他方、付加情報、コントロール情報はサブ情報再
生回路（８２２）で処理される。このメモリ（８１３）
へ貯えられたＰＣＭ信号は、１トラツクを単位として誤
り訂正がデコーダ（１３１５）でなされ、訂正処理され
た２トラツク分のオーディオシンボルを単位として元の
発生順序に戻して次段の補正回路（６２５）へ転送する
。補正回路（８２５）では訂正できなかった信号の補正
を行ってＤＡ変換器（ｅｘｅ）へ送られ、ここで、アナ
ログ信号に変換されて、ローパスフィルタ（Ｅ１１７）
を介して２チヤンネルの再生アナログ信号が端子（８１
９ａ）、（６１９ｂ）より出力される。

（８２７）はミュート信号の入力端子を示しておりｒｌ
Ｊが入力されるとゲー）　（Ｓ２６）により、ＤＡ変換
器（８１Ｇ）へ転送するデータが強制的に「０」となり
音声ミュートがかかる。

なお、アドレス制御回路（８１４）は復調データの古き
込み、誤り訂正のためのデータの読み出し。

書き込みおよびＤＡ変換器（ｓｔｅ）へ出力するデータ
の読み出しを行うためのメモリ制御を行っている。クロ
ック生成回路（８１８）はシステム全体の制御を行うた
めのクロックを生成している。

次に信号処理の概略について、記録時の処理から説明す
る。

メモリ第１領域では、第８図に示されるように、時刻ｔ
ｏ−ｔａの３０　ｒａｓｅｃ期間は、ＡＤ変換器（ｅｏ
３）から出力されるオーディオシンボルをメモリ（Ｅｉ
０４）に貯え、時刻ｔ４〜ｔ５の期間は、符号化を行い
、時刻ｔ５〜ｔ６の期間は記録信号Ａ２に含まれるＰＣ
Ｍ信号の読み出しが行われ、時刻ｔ６〜ｔ１の期間は、
再び符号化が行われ、時刻ｔ１〜ｔ８の期間は、符号化
を行ったＰＣＭ信号の読み出しが行われる。

メモリ第２領域では、メモリ第１領域の信号処理を３０
ｍ５ｅｃずらせたタイミングで信号処理を行っており、
ＡＤ変換器（８０３）から出力されるオーディオシンボ
ルの書き込み、および記録信号の生成が、２つのメモリ
領域を交互に切り換えて行っている。

以上のように、オーディオシンボルは無信号区間の９０
　’　（７，５ｍ５ｅｃ）内で誤りの符号化がなされて
記録される。また、付加情報も同様に符号化して記録す
ることができる。

再生時の処理は第９図に示すように、時刻ｔｏｏからｔ
ｌｌまでの期間に再生された再生信号Ａｔはメモリ第１
領域に書き込まれ、時刻ｔ１１からｔ１２の期間に誤り
訂正がなされる０次に時刻ｔ１２からｔ１３までの期間
に再生された信号Ｂ１はメモリ第１領域に書き込まれ、
時刻ｔ１３からｔｚの期間に誤り訂正がなされる。誤り
訂正処理がなされた再生信号ＡＩ、Ｂｌは、時刻ｔ１４
からｔ１５の期間にメモリ（８１３）から読み出されて
補正回路（６２５）へ転送される。メモリ第２領域は、
図示のごとくメモリ第１領域のｔ　＋ｏ＝　ｔ　＋ａと
ｔ１４〜ｔ１５の処理を入れかえた処理を行うことによ
り、連続したオーディオ信号を補正回路（８２５）へ転
送することができる。

第１０図はクロック生成回路（８１８）の一部の構成を
示したブロック回路図で、図において、（１４１）は水
晶、（１４２）は水晶発振周波数ｆｏで発振する発振回
路、（１４３）は入力Ａ、Ｂを選択するセレクタ、（１
４４）は外部クロックの入力端子、（１４５）はセレク
タ（１４３）の選択信号入力端子、（１４Ｂ）は信号処
理に必要な各種タイミングクロックを生成する回路で、
カウンタ、ＲＯＭ等で構成されている。　（１４８ａ）
は信号処理に必要なりロック、（１４８ｂ）はドラムサ
ーボ基準信号を示す。

次に動作について、簡単に説明をする。

通常、セレクタ（１４３）は水晶発振回路（１４２）の
出力を選択してタイミング発生回路（１４Ｂ）へ供給し
、クロック生成がなされる。端子（１４０は可変ピッチ
再生を行う時に用いる。可変ピッチ再生時はセレクタ（
１４３）は外部クロックを選択してタイミング発生回路
（１４Ｂ）へ供給する。なお、セレクタ（１４３）の選
択信号は、マイクロコンピュータ。

外部キー等により与えられるものである。

可変ピッチ再生時は、端子（１４４）から入力される外
部クロックの周波ａ（Ｆｏ）によりタイミング発生回路
（１４８）で生成されるタイミングブロックの周波数が
変化する。

すなわち、外部クロックの周波数Ｆｏ　と水晶発振周波
数ｆＯの比で第９図に示したタイムチャートの時間が変
動し、ＦＱ＞ｆＯの場合、時刻ｔ＋ｏ”ｔｔａに相当す
るドラムサーボ基準信号（１４８ｂ）が３０　ｒａｓｅ
ｃより短くなり、これにともないドラム（５０１）の回
転数が上昇し、再生信号のある区間および無信号区間を
短くなる。他方、サンプリング周波数も高くなり、補正
回路（ｆ１２５）へ、メモリ（８１３）から転送する速
度が速くなり、メモリ（８１３）の入力、および出力サ
ンプル数は、ドラムサーボ基準信号（１４８ｂ）の１周
期単位では外部クロック周波数Ｆｏによらず一定となり
、再生音の音程が上昇するのみで、通常再生時と同様に
連続した再生音が得られる。

また、Ｆｏ＜ｆｏの場合は、同様の経過で音程が通常再
生時より低い再生音が得られる。

［発明が解決しようとする問題点］ 従来の装置は以上のように構成されているので、外部ク
ロック周波数Ｆｏを上昇させていくと、信号処理クロッ
クの周波数が上昇し、やがて回路素子の仕様を越える周
波数となり、正しい復号動作が行われず、雑音発生をま
ねく、また、回路素子の限界周波数を検知するにも、す
べてのクロック同波数が変動するため、検知することが
できないという問題点があった。

この発明は、上記のような問題点を解消するためになさ
れたもので、システムの限界ピッチをオーバーした時に
も雑音が発生しない可変ピッチ機能を備えたＰＣＭ装置
を得ることを目的とする。

［問題点を解決するための手段］ この発明に係るＰＣＭ装置は、外部クロックの周波数と
ピッチ限界時の周波数とを比較する手段と、外部クロッ
クの周波数がピッチ限界周波数を越えている期間再生音
を補正し、またはミューティングをかける手段を備えた
点を特徴とする。

［作用］ この発明における周波数比較手段は、外部クロックの周
波数がピッチ限界周波数を越えている期間、信号を出力
する。再生音補正またはミューティング手段は、上記信
号が入力されている期間、再生音の補正動作またはミュ
ーティングを掛ける動作を行う。

［発明の実施例］ 以下、この発明の一実施例を図について説明する。

第１図はこの実施例の要部であるクロック生成回路のブ
ロック回路図で、第１０図と同一符号は同一、または和
光部分を示しており、　（１５３）はドラムサーボ基準
信号（１４θｂ）が「Ｏ」から「１」へ、またｒｌＪか
らｒＱＪへ変化する位置を検出してその位置を示す信号
（１５３ａ）を出力するエツジ。

検出器、　（１５４）はエツジ検出器の出力（１５３ａ
）によって内部カウンタがリセットされ、時間τ０に相
当する発振回路（１４２）の出力（１４２ａ）をカウン
トした時、パルス信号（１５４ａ）を出力する第２のタ
イミング発生回路、（１５５）はＲＳフリップフロップ
、（１５８）　、（１５７）　、（１５Ｂ）はそれぞれ
Ｄ−フリップフロップ、（１５９）はＡトラック再生信
号処理時に、ピッチオーバーが起こったか否かを示すフ
ラグ（１５７ａ）　（ピッチオーバー＝１）を出力する
端子、（１ｅｏ）はＢトラック再生信号処理時にピッチ
オーバーが起こったか否かを示すフラグ（１５８ａ）　
（ピッチオーバー＝１）を出力する端子である。

次に動作について、第２図に示すタイムチャートを併用
して説明する。第２図の中央より左側は通常再生時、右
側はピッチオーパー時のタイミングチャートを示してい
る。なお、以下の実施例はて示している。

まず通常再生時の動作説明を行う。

時刻ｔ５０にドラムサーボ基準信号（１４８ｂ）がｒｌ
Ｊから「０」に変化したのを検出したエツン′″検出器
（１５３）から、時刻ｔ５Ｇより僅か遅れた時刻ｔ５１
に第２図（Ｒ）に示す波形のエツジ゛検出器出力（１５
３ａ）を出力され、ＲＳフリップフロップ（１５５）が
セットされるとともに、第２のタイミング発生回路（１
５４）の内部カウンタがリセットされる。以後、第２の
タイミング発生回路（１５４）の内部カウンタは発振器
出力（１４２ａ）をカウントし、時間τ０に相当するカ
ウント数をカウントした時刻ｔＭに第２図（Ｑ）に示す
波形のタイミング発生回路出力（１５４ａ）を出力しＲ
Ｓフリップフロップ（１５５）をリセットする。第２図
（Ｓ）はＲＳフリップフロップ（１５５）の出力（１５
５ａ）を示している。

ＲＳフリップフロップ出力（１５５ａ）は、時刻ｔ５３
にドラムサーボ基準信号（１４８ｂ）の立ち１−リエツ
シ゛でＤフリップフロップ（１５Ｂ）にラッチされる。

すなわち「０」がラッチされる０時刻ｔｓａには、再び
ＲＳフリップフロップ（１５５）がセットされるととも
に、第２のタイミング発生回路（１５４）の内部カウン
タがリセットされる０時刻ｔ５ａから時間τ０後に出力
される第２のタイミング発生回路出力（１５４ａ）によ
４Ｊ　ＩＩＩ刻ｔ６ＱにＲＳフリッププロップ（１５５
）がリセットされる０時刻ｔｓｓにはＲＳフリッププロ
ップ（１５５）の出力（１５５ａ）がドラムサーボ基準
信号（１４８ｂ）の立下リエツヤ゛でＤフリップフロッ
プ（１５８）にラッチされるとともに、Ｄフリップフロ
ラフ’　（１５４１）の出力がＤフリップフロップ（１
５７）にラッチされる。Ｄフリップフロップ（１５７）
　、（１５Ｂ）は２トラツクごとに状態が変化するもの
で、それぞれＡトラック、Ｂトラックの信号処理時にピ
ッチオーバーが起こったか否かを示すもので、ｒＯＪの
場合は正常、「１」の場合はピッチオーバーであること
を示す、これらの信号（１５７ａ）、　（１５８ａ）は
出力端子（１５９）、（１θ０）より出力され、補正回
路（８２５）で補正フラグとして、用いられる０通常再
生の場合は常に「０」であるため、補正動作は行なわれ
ない。

なお、ピッチオーバーフラグ（１５７ａ）　、　（１５
８ａ）をミューティング信号として用い、ミューティン
グ動作を行なわせるようにしてもよい。

次に、可変ピッチ再生時において、外部クロッグの周波
数Ｆｏが高く、ミステム仕様を越えた場合（ピッチオー
バー時）の動作について説明する。

時刻ｔ、５７においてドラムサーボ基準信号（１４ｆ３
ｂ）のｒｌＪから「０」への変化を検出したエツジ”検
出器（１５３）は、時刻ｔ５８に信号（１５３ａ）を出
力し、ＲＳフリップフロップ（１５５）をセットすると
ともに、第２のタイミング発生回路（１５４）の内部カ
ウンタをリセットする０時刻ｔ６１にはＲＳフリップフ
ロップ（１，５５）の出力（１５５ａ）はＤフリップフ
ロップ（ｔｓｅ）にラッチされ（この場合「ｌ」がラッ
チされる）、時刻ｔ６２には再びエツジ゛′検出器出力
（１５３ａ）でＲＳフリップフロップ（１５５）はセッ
トされるとともに、タイミング発生回路（１５４）の内
部カウンタはリセットされ、時刻ｔ６３にはＤフリップ
フロップ（１５７）　、　（１５Ｂ）にはｒｌＪがラッ
チされる。このように外部クロック周波数ＦＱがとなり
、エツジ゛検出器出力（１５３ａ）から時刻１０以内に
ドラムサーボ基準信号（１４８ｂ）の立上りエツジ゛が
入力された場合、第１のタイミング発生回路出力（１４
６ａ）が出力される前に、再び、第２のタイミング発生
回路（１５４）の内部カウンタがリセットされるために
、出力信号が出力されず、ＲＳフリップフロップ（１５
５）はリセットされることはない。

すなわち、このような時、フリップフロップ（１５７）
　、　（１５８）は「１」がラッチされる。

フリップフロップ（１５７）　、ｃ　１５Ｂ）をそれぞ
れＡトラック、Ｂトラック専用に設けたのは、ピッチが
仕様限界付近の時処理時刻によりピッチオーバーか否か
の判定が異なる場合がるかもである。

Ａ、Ｂいずれかのトラックの信号処理時にピッチオーバ
ーを検出した場合、２トラツク分の信号を単位にミュー
ティング動作を行なわせるようにしてもよい。

上記実施例は、回転ヘッドを用いたＤＡＴについて説明
したが、固定ヘッド式ＤＡＴ、コンパクトディスクプレ
ーヤー等にも適用できる。

また、上記実施例では、誤り訂正処理に必要なりロック
を、周波数可変の外部クロックを入力とする第１のタイ
ミング発生回路（ｉａｅ）で生成したが一定周波数のク
ロックを入力とする第２のタイミング発生回路（１５０
で生成してもよい、この場合、第２図の時刻ｔ　５０”
’　ｔ　５２の間に、訂正処理が完了するようにタイミ
ングクロックを生成することによりピッチに影響されな
い処理が行なえる。

［発明の効果］ 以上のようにこの発明によれば、ドラムサーボ基準信号
を基準に一定周波数のクロックをカウントし、所定数（
時間τ０に相当）に達したらパルス信号を出力する回路
を設け、このパルス信号の有無によりピッチオーバー状
態を検出して信号の補正あるいは音声ミュートを行うよ
うに構成したので、耳につく雑音や、スピーカ破損をま
ねく雑音が発生することのないＰＣＭ装置が得られる効
果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例の要部であるクロック生成
回路のブロック回路図、第２図はこの発明の一実施例の
動作を説明するためのタイムチャート、第３図は回転ヘ
ッド形ＤＡＴのドラム。 ヘッドおよび磁気テープの配置を示す図、第４図は磁気
テープ上の磁化パターンを示す図、第５図はｌトラック
に記録されるＰＣＭ信号の構成を示す図、第６図はＤＡ
Ｔで記録・再生される信号の波形図、第７図はＤＡＴの
記録再生信号処理装置を示すブロック回路図、第８図は
記録時の信号処理タイムチャート、第９図は再生時の信
号処理タイムチャート、第１０図は従来のクロック生成
回路の構成を示すブロック回路図である。 （１４２）・・・水晶発振回路、（１４３）・・・セレ
クタ、（１４Ｂ）　、（１５４）・・・タイミング発生
回路、（１５３）・・・エッヂ検出器、（１５５）・・
・ＲＳフリップフロップ、（１５Ｅｌ）　、（１５７）
　、（１５８）・・・Ｄフリップフロップ、（５０２Ａ
）　、（５０２Ｂ）・・・磁気ヘッド、（８０３）・・
・ＡＤ変換器、（８０４）　、（６１３）・・・メモリ
、（８０Ｂ）・・・エンコーダ、（Ｅ１１５）・・・デ
コーダ、　（８１Ｂ）・・・ＤＡ変換器、（ｅｉｓ）・
・・クロック生成回路、（ｆ３２５）・・・補正回路。 なお、各図中、同一符号は同一または相当部分を示す。

Claims (1)

【特許請求の範囲】
1. （１）ディジタル化した情報信号およびこのディジタル
   情報信号の誤り検出あるいは誤り訂正のための冗長信号
   が付加された符号化データが記録された記録媒体から当
   該ディジタル情報信号のピッチを変えて再生することが
   できる機能を有するＰＣＭ装置であつて、周波数可変の
   第１のクロックから第１の基準信号を生成する第１のタ
   イミング生成回路と、一定周波数の第２のクロックから
   第２の基準信号を生成する第２のタイミング生成回路と
   、上記第２の基準信号に基づき上記第１の基準信号の周
   波数が当該ＰＣＭ装置のピッチ限界周波数を越えたか否
   かを判定するピッチ判定手段と、再生したディジタル信
   号の雑音を除去する信号補正手段もしくはミユート手段
   とを備え、上記第１の基準信号の周波数がピッチ限界周
   波数を越えたとき、上記信号補正手段もしくはミユート
   手段を作動させるように構成してなるＰＣＭ装置。