JPH01155287A - 物品識別装置のデータ記憶ユニット - Google Patents
物品識別装置のデータ記憶ユニットInfo
- Publication number
- JPH01155287A JPH01155287A JP62315683A JP31568387A JPH01155287A JP H01155287 A JPH01155287 A JP H01155287A JP 62315683 A JP62315683 A JP 62315683A JP 31568387 A JP31568387 A JP 31568387A JP H01155287 A JPH01155287 A JP H01155287A
- Authority
- JP
- Japan
- Prior art keywords
- data
- battery
- sram
- prom
- stored
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/30—Computing systems specially adapted for manufacturing
Landscapes
- Radar Systems Or Details Thereof (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
この発明は、工作機械の工具や搬送ライン上を搬送され
る物品の識別に用いられる物品識別装置のデータ記憶ユ
ニットに関する。
る物品の識別に用いられる物品識別装置のデータ記憶ユ
ニットに関する。
（ロ）従来の技術
近年、工作機械の工具や搬送物品を識別するのに、工作
機械の工具や搬送物品にデータキャリアと呼ばれるデー
タ記憶ユニ・ントを付設し、搬送ライン上の所定箇所に
コントローラ（リード・ライト制御装置）を固設し、こ
のコントローラからコマンドを、非接触でデータキャリ
アに送信し、データキャリアに対し、識別データをライ
トアクセスしたり、あるいは既に記憶されている識別デ
ータをリードアクセスするようにした物品識別装置が、
すでに多く提案され、また、実施されている。
機械の工具や搬送物品にデータキャリアと呼ばれるデー
タ記憶ユニ・ントを付設し、搬送ライン上の所定箇所に
コントローラ（リード・ライト制御装置）を固設し、こ
のコントローラからコマンドを、非接触でデータキャリ
アに送信し、データキャリアに対し、識別データをライ
トアクセスしたり、あるいは既に記憶されている識別デ
ータをリードアクセスするようにした物品識別装置が、
すでに多く提案され、また、実施されている。
この種の物品識別装置では、データキャリアのメモリは
、コントローラとの伝送距離を延ばすためにデータキャ
リア内に電池を内蔵し、メモリとしてＳＲＡＭを使用す
るタイプのものがある。
、コントローラとの伝送距離を延ばすためにデータキャ
リア内に電池を内蔵し、メモリとしてＳＲＡＭを使用す
るタイプのものがある。
（ハ）発明が解決しようとする問題点
上記した従来のＳＲＡＭをメモリに用いたデータキャリ
アは、比較的伝送距離を大きくとることができる反面、
メモリのデータは、電池によってバックアップされるも
のであり、従って、電池の寿命が来ると、全ての記憶情
報が消滅してしまい。
アは、比較的伝送距離を大きくとることができる反面、
メモリのデータは、電池によってバックアップされるも
のであり、従って、電池の寿命が来ると、全ての記憶情
報が消滅してしまい。
また、データキャリアの存在自体もわからなくなるとい
う問題がある。その物品毎の識別データが消滅すること
は、物品識別装置において、管理上、非常に不都合であ
る。また、電池寿命の検知時間が、スーパアリチウム電
池の場合は数時間、他の電池でも数日と短く、この寿命
の検知時間内に、ＳＲＡＭのデータをコントローラで読
取り、データを保護することは現実に難しい。
う問題がある。その物品毎の識別データが消滅すること
は、物品識別装置において、管理上、非常に不都合であ
る。また、電池寿命の検知時間が、スーパアリチウム電
池の場合は数時間、他の電池でも数日と短く、この寿命
の検知時間内に、ＳＲＡＭのデータをコントローラで読
取り、データを保護することは現実に難しい。
この発明は、上記問題点に着目してなされたもので、電
池寿命が到来した場合に、データキャリア内で、すでに
記憶しているこの識別データを保工便することのできる
データ記憶ユニット（データキャリア）を提供すること
を目的としている。
池寿命が到来した場合に、データキャリア内で、すでに
記憶しているこの識別データを保工便することのできる
データ記憶ユニット（データキャリア）を提供すること
を目的としている。
（ニ）問題点を解決するための手段及び作用この発明の
データ記憶ユニットは、電池によってバックアップされ
たＳＲＡＭをメモリとして内蔵し、コントローラから送
信されて来るコマンドにより、識別データが前記メモリ
にライトアクセスされ、あるいは前記メモリに記憶され
る識別データがリードアクセスされるものにおいて、前
記ＳＲＡＭと並設されるＢＥ・ＰＲＯＭと、前記電池の
寿命を検出する電池寿命検出部と、この電池寿命の検出
出力に応答して、前記ＳＲＡＭに記憶されるデータを前
記ＥＥ・ＰＲＯＭに転送する手段を特徴的に備えて構成
されている。
データ記憶ユニットは、電池によってバックアップされ
たＳＲＡＭをメモリとして内蔵し、コントローラから送
信されて来るコマンドにより、識別データが前記メモリ
にライトアクセスされ、あるいは前記メモリに記憶され
る識別データがリードアクセスされるものにおいて、前
記ＳＲＡＭと並設されるＢＥ・ＰＲＯＭと、前記電池の
寿命を検出する電池寿命検出部と、この電池寿命の検出
出力に応答して、前記ＳＲＡＭに記憶されるデータを前
記ＥＥ・ＰＲＯＭに転送する手段を特徴的に備えて構成
されている。
この発明のデータ記憶ユニットでは、さらにメモリとし
てＳＲＡＭにＥＥ・ＰＲＯＭが並設され、常時はＳＲＡ
Ｍに識別データを記憶しているが、電池寿命検出部で、
電池の寿命が到来したことが検出されると、この検出出
力に応答して、それまで、ＳＲＡＭに記憶されていたデ
ータを、ＥＥ・ＦＲＯＭに転送し、記憶保持する。これ
により、電池寿命が到来すると、直ちに、そのＳＲＡＭ
のデータが保護されるので、後にコントローラから要請
があっても、直ちにデータを読取ることができる。
てＳＲＡＭにＥＥ・ＰＲＯＭが並設され、常時はＳＲＡ
Ｍに識別データを記憶しているが、電池寿命検出部で、
電池の寿命が到来したことが検出されると、この検出出
力に応答して、それまで、ＳＲＡＭに記憶されていたデ
ータを、ＥＥ・ＦＲＯＭに転送し、記憶保持する。これ
により、電池寿命が到来すると、直ちに、そのＳＲＡＭ
のデータが保護されるので、後にコントローラから要請
があっても、直ちにデータを読取ることができる。
（ホ）実施例
以下実施例により、この発明をさらに詳細に説明する。
第１図は、この発明の一実施例を示すデータキャリアの
概略ブロック図である。このデータキャリアは、図示外
の？ントローラ（リード・ライト制御装置）より送信さ
れて来るコマンドを受信部１で受信し、復調回路２、デ
コーダ３を経て、制御部４に取込み、制御部４の制御の
もと、電池６でバックアップされるＳＲＡＭ５に識別デ
ータを記憶する。つまり、ライトアクセスするように構
成されており、すでに、ＳＲＡＭ５に記憶されているデ
ータを読出す場合には、リードコマンドを受けて、制御
部４の制御のもと、ＳＲＡＭ５から、所定アドレスのデ
ータをリードし、エンコーダ７、変調回路８を経て、送
信部９よりコントローラに送信される。図示外のコント
ローラとデータキャリア間の通信は、電磁的な結合、光
通信、電磁波などにより、伝送される。また、このデー
タキャリアは、電池６の寿命が到来したこと、例えば、
所定の電圧以下に低下したことを検出する電池寿命検出
部１０、この電池寿命検出部１０が検出出力を出すと、
これに、応答して、発振を開始する発振器１１．さらに
、発振器１１が発振を開始すると、動作を開始し、ＳＲ
ＡＭ５からのデータの転送を受けて記憶するＥＥ・ＰＲ
ＯＭ１２を備えている。
概略ブロック図である。このデータキャリアは、図示外
の？ントローラ（リード・ライト制御装置）より送信さ
れて来るコマンドを受信部１で受信し、復調回路２、デ
コーダ３を経て、制御部４に取込み、制御部４の制御の
もと、電池６でバックアップされるＳＲＡＭ５に識別デ
ータを記憶する。つまり、ライトアクセスするように構
成されており、すでに、ＳＲＡＭ５に記憶されているデ
ータを読出す場合には、リードコマンドを受けて、制御
部４の制御のもと、ＳＲＡＭ５から、所定アドレスのデ
ータをリードし、エンコーダ７、変調回路８を経て、送
信部９よりコントローラに送信される。図示外のコント
ローラとデータキャリア間の通信は、電磁的な結合、光
通信、電磁波などにより、伝送される。また、このデー
タキャリアは、電池６の寿命が到来したこと、例えば、
所定の電圧以下に低下したことを検出する電池寿命検出
部１０、この電池寿命検出部１０が検出出力を出すと、
これに、応答して、発振を開始する発振器１１．さらに
、発振器１１が発振を開始すると、動作を開始し、ＳＲ
ＡＭ５からのデータの転送を受けて記憶するＥＥ・ＰＲ
ＯＭ１２を備えている。
制御部４は、Ｉ１０コントロール機能、コマンドデコー
ド機能、メモリコントロール機能を有する回路であり、
その具体的構成は、第２図に示す通りである。この制御
部４は、シフトレジスフを含み、デコーダ３からのシリ
アルデータをパラレルデータに、逆に、エンコーダ７に
出力する信号をパラレルからシリアルに変換して出力す
るシリアル／パラレル・パラレル／シリアル変換部（Ｓ
／Ｐ −Ｐ／Ｓ変換部）２１、バッファレジスタ２２、
入力されたデータのうち、コマンドを記憶するコマンド
レジスフ２３、データ数を記憶するバイトカウンタ２４
、アドレスレジスタ２５、状態コントロール回路２６、
コマンドのデコード内容に応じ、メモリコントロール信
号を出すメモリコントロール回ｅ２７、Ｉ１０コントロ
ール回路２８、コマンドエラー、アドレスエラー、パリ
ティエラー等をチエツクするエラーチエツク回路２９、
メモリの種類、容量、コマンド情報、エラー情報等を記
憶するステータスレジスフ３０及びリード時にパリティ
を作成し、ライト時にパリティチエツクを行うためのパ
リティレジスタ３１とから構成されている。
ド機能、メモリコントロール機能を有する回路であり、
その具体的構成は、第２図に示す通りである。この制御
部４は、シフトレジスフを含み、デコーダ３からのシリ
アルデータをパラレルデータに、逆に、エンコーダ７に
出力する信号をパラレルからシリアルに変換して出力す
るシリアル／パラレル・パラレル／シリアル変換部（Ｓ
／Ｐ −Ｐ／Ｓ変換部）２１、バッファレジスタ２２、
入力されたデータのうち、コマンドを記憶するコマンド
レジスフ２３、データ数を記憶するバイトカウンタ２４
、アドレスレジスタ２５、状態コントロール回路２６、
コマンドのデコード内容に応じ、メモリコントロール信
号を出すメモリコントロール回ｅ２７、Ｉ１０コントロ
ール回路２８、コマンドエラー、アドレスエラー、パリ
ティエラー等をチエツクするエラーチエツク回路２９、
メモリの種類、容量、コマンド情報、エラー情報等を記
憶するステータスレジスフ３０及びリード時にパリティ
を作成し、ライト時にパリティチエツクを行うためのパ
リティレジスタ３１とから構成されている。
次に、上記実施例データキャリアの動作を第３図（Ａ）
、第３図（Ｂ）及び第３図（Ｃ）に示すフロー図により
ｔ’ｚｔ明する。
、第３図（Ｂ）及び第３図（Ｃ）に示すフロー図により
ｔ’ｚｔ明する。
先ず、物品に付せられたデータキャリアがコントローラ
に接近し、データキャリアが、通信可能範囲に入ると、
つまり動作範囲に入ると、制御部４のリセットが解除さ
れ、最初にデータキャリアから、同期キャラクタをＳ／
Ｐ −Ｐ／Ｓ変換部２１のシフトレジスタに入れて、コ
ントローラ側に出力する〔ステップＳＴ（以下ＳＴとい
う）１〕とともに、ステータスレジスフ３０に記憶され
るステータスをシフトレジスタへ入れ出力する（Ｓｒ２
）、同期キャラクタとステータスが送信されるとコント
ローラはこれを受け、データキャリアが通信可能範囲内
に入ったことを知り、コントローラは、ライトコマンド
あるいはリードコマンド等の信号を送信してくる。これ
らライトコマンド及びリードコマンドは、同期キャラク
タ、ライトコードあるいはリードコード、ライトコード
の場合には、さらに、データ、パリティコードなどから
構成されているので、先ず、Ｓｒ３で同期キャラクタが
検出されたか否かを判定する。同期キャラクタが検出さ
れると、以後コマンドが伝送されて来ることを意味し、
従って、コマンド入力をコマンドレジスタ２３に格納す
る（Ｓｒ４）、ここで、状態コントロール２６は、送信
されてきたコマンドを解読し、コマンドが例えばリード
コマンドの場合に、Ｓｒ６に移り、そのコマンドの次に
送信されてくるバイト数入力をバイトカウンタ２４へ格
納する（Ｓｒ６）とともに、アドレス入力をアドレスレ
ジスタ２５へ格納ｔ：（Ｓｒ７）。
に接近し、データキャリアが、通信可能範囲に入ると、
つまり動作範囲に入ると、制御部４のリセットが解除さ
れ、最初にデータキャリアから、同期キャラクタをＳ／
Ｐ −Ｐ／Ｓ変換部２１のシフトレジスタに入れて、コ
ントローラ側に出力する〔ステップＳＴ（以下ＳＴとい
う）１〕とともに、ステータスレジスフ３０に記憶され
るステータスをシフトレジスタへ入れ出力する（Ｓｒ２
）、同期キャラクタとステータスが送信されるとコント
ローラはこれを受け、データキャリアが通信可能範囲内
に入ったことを知り、コントローラは、ライトコマンド
あるいはリードコマンド等の信号を送信してくる。これ
らライトコマンド及びリードコマンドは、同期キャラク
タ、ライトコードあるいはリードコード、ライトコード
の場合には、さらに、データ、パリティコードなどから
構成されているので、先ず、Ｓｒ３で同期キャラクタが
検出されたか否かを判定する。同期キャラクタが検出さ
れると、以後コマンドが伝送されて来ることを意味し、
従って、コマンド入力をコマンドレジスタ２３に格納す
る（Ｓｒ４）、ここで、状態コントロール２６は、送信
されてきたコマンドを解読し、コマンドが例えばリード
コマンドの場合に、Ｓｒ６に移り、そのコマンドの次に
送信されてくるバイト数入力をバイトカウンタ２４へ格
納する（Ｓｒ６）とともに、アドレス入力をアドレスレ
ジスタ２５へ格納ｔ：（Ｓｒ７）。
そして、同期キャラクタをシフトレジスタに入れて出力
する（Ｓｒ８）とともに、ステータスをシフトレジスタ
へ入れて出力する（Ｓｒ１）、続いて、メモリコントロ
ール回路２７よりメモリに対し、メモリアクセス指令を
出力するとともに、アドレスレジスタ２５からのアドレ
ス信号により、そのアドレスをアクセスし、データをバ
ッファ２２に入力しく５ＴｊＯ）、さらに、バッファレ
ジスタ２２のアクセスデータをシフトレジスタを経て出
力するとともに、パリティレジスタ３１にストアスる（
ＳＴＩＩ）、次にバイトカウンタ２４を−ＩＬ（ＳＴ１
２）、バイトカウンタ２４が０か否か判定する（ＳＴ１
３）、バイトカウンタ２４がＯでない場合には、まだ、
リードすべきアドレスが残っていることを示し、５Ｔ１
３の判定はＮＯとなり、５Ｔ１４に移り、アドレス＋１
し、その次のアドレスに対し、５ＴＩＯ乃至５Ｔ１３の
処理を繰り返し、メモリのデータを読出す、バイトカウ
ンタ２４がＯとなると、読出すべきデータが残存してい
ないことを示し、この場合には、５７１３の判定がＹＥ
Ｓとなり、パリティレジスタ３１の内容をシフトレジス
タへ入れ出力する（ＳＴ１５）。これにより、リードレ
スポンスの返送が完了する。そして、Ｓｒ３にリターン
し、次のコマンドを待つことになる。
する（Ｓｒ８）とともに、ステータスをシフトレジスタ
へ入れて出力する（Ｓｒ１）、続いて、メモリコントロ
ール回路２７よりメモリに対し、メモリアクセス指令を
出力するとともに、アドレスレジスタ２５からのアドレ
ス信号により、そのアドレスをアクセスし、データをバ
ッファ２２に入力しく５ＴｊＯ）、さらに、バッファレ
ジスタ２２のアクセスデータをシフトレジスタを経て出
力するとともに、パリティレジスタ３１にストアスる（
ＳＴＩＩ）、次にバイトカウンタ２４を−ＩＬ（ＳＴ１
２）、バイトカウンタ２４が０か否か判定する（ＳＴ１
３）、バイトカウンタ２４がＯでない場合には、まだ、
リードすべきアドレスが残っていることを示し、５Ｔ１
３の判定はＮＯとなり、５Ｔ１４に移り、アドレス＋１
し、その次のアドレスに対し、５ＴＩＯ乃至５Ｔ１３の
処理を繰り返し、メモリのデータを読出す、バイトカウ
ンタ２４がＯとなると、読出すべきデータが残存してい
ないことを示し、この場合には、５７１３の判定がＹＥ
Ｓとなり、パリティレジスタ３１の内容をシフトレジス
タへ入れ出力する（ＳＴ１５）。これにより、リードレ
スポンスの返送が完了する。そして、Ｓｒ３にリターン
し、次のコマンドを待つことになる。
一方、Ｓｒ５でのコマンド解読結果が、ライトコマンド
の場合には、リードコマンドの時と同様にバイト数入力
をバイトカウンタ２４へ格納するとともに、アドレス入
力をアドレスレジスタ２５にストアする（ＳＴ１６．１
７）。そして、シフトレジスクヘデータ入力するととも
に（ＳＴ１８）、シフトレジスタの内容をバッファレジ
スタ２２とパリティレジスタ３１に格納する（Ｓ−７１
９）。そして、指定されたアドレスレジスタ２５のアク
セスデータに対応するメモリをアクセスし、バッファレ
ジスタ２２のデータをメモリに記憶する（Ｓ７２０）、
そして、バイトカウンタ２４から−ｌし、（Ｓｒ２１）
、やはり、バイトカウンタ２４°が０か否か判定しく５
Ｔ２２）、バイトカウンタ２４がＯでない場合には、な
お、ライトアクセスすべきデータが残存していることを
示し、この場合には、５Ｔ２３でアドレス＋１の処理を
施し、Ｓ７１Ｂに戻り、＋１したアドレスについて、５
Ｔ１８乃至Ｓｒ２１の処理を行い、新たな次のデータを
ライト処理することになる。パイトカウンク２４が０と
なると、Ｓｒ２２の判定がＹＥＳとなり、つまり書き込
むべきデータが残存していないことを示し、この場合に
は、５Ｔ２４に移り、シフトレジスフにパリティ入力す
るとともに、シフトレジスフをパリティレジスタ３１に
移しく５Ｔ２５）、パリティレジスタ３１の内容が０で
ない場合には、ステータスにエラーセットを行い（Ｓ７
２６）、０の場合には、そのままＳｒ３に戻り次のコマ
ンドが送信されて来るのを待機することになる。
の場合には、リードコマンドの時と同様にバイト数入力
をバイトカウンタ２４へ格納するとともに、アドレス入
力をアドレスレジスタ２５にストアする（ＳＴ１６．１
７）。そして、シフトレジスクヘデータ入力するととも
に（ＳＴ１８）、シフトレジスタの内容をバッファレジ
スタ２２とパリティレジスタ３１に格納する（Ｓ−７１
９）。そして、指定されたアドレスレジスタ２５のアク
セスデータに対応するメモリをアクセスし、バッファレ
ジスタ２２のデータをメモリに記憶する（Ｓ７２０）、
そして、バイトカウンタ２４から−ｌし、（Ｓｒ２１）
、やはり、バイトカウンタ２４°が０か否か判定しく５
Ｔ２２）、バイトカウンタ２４がＯでない場合には、な
お、ライトアクセスすべきデータが残存していることを
示し、この場合には、５Ｔ２３でアドレス＋１の処理を
施し、Ｓ７１Ｂに戻り、＋１したアドレスについて、５
Ｔ１８乃至Ｓｒ２１の処理を行い、新たな次のデータを
ライト処理することになる。パイトカウンク２４が０と
なると、Ｓｒ２２の判定がＹＥＳとなり、つまり書き込
むべきデータが残存していないことを示し、この場合に
は、５Ｔ２４に移り、シフトレジスフにパリティ入力す
るとともに、シフトレジスフをパリティレジスタ３１に
移しく５Ｔ２５）、パリティレジスタ３１の内容が０で
ない場合には、ステータスにエラーセットを行い（Ｓ７
２６）、０の場合には、そのままＳｒ３に戻り次のコマ
ンドが送信されて来るのを待機することになる。
次に、電池６の寿命が到来した場合の動作を第４図に示
すフロー図を参照して説明する。
すフロー図を参照して説明する。
電池寿命検出部１０は、電池６の寿命を検出すると、第
４図に示す動作がスタートする。つまり、電池寿命が検
出されると（Ｓｒ４１）、発振器ｌｌをＯＮにしくＳｒ
１２）、制？３１１ｉ４は、コノ発振器１１の信号をク
ロック信号として、それ以後のデータの入力を禁止しく
５Ｔ４３）、次に制御部４内のアドレスレジスフ２５を
クリアする（Ｓｒ４４）、そして、ＳＲＡＭ５の先頭ア
ドレスから、順次データをリードしくＳｒ１５） 、こ
のリードしたデータをＢＥ −Ｔ’ＲＯＭＩ ２にライ
トアクセスする（Ｓｒ４６）、そして、アドレスに＋１
処理を施しく５Ｔ４７）、アドレスオーバとなるまで（
Ｓｒ１８） 、Ｓｒ１５に戻り、順次ＳＲＡＭ５のアド
レスを歩進して、リードアクセスするとともに、ＥＥ・
ＰＲＯＭ１２の対応するアドレスにライトアクセスをし
、つまり、ＳＲＡＭ５の記憶データをＥＥ−Ｉ’ＲＯＭ
１２に転送する。やがて、Ｓ ＲＡ Ｍ ５のリードア
クセスが完了し、ＥＥ・ＦＲＯＭ１２へのライトアクセ
スがすべて完了する。つまり、Ｓｒ１８のアドレスオー
バＹＥＳとなると、それまでデータの入力を禁止してい
たのを解除しく５Ｔ４９）、発振器１１を０ＦＦＬ。
４図に示す動作がスタートする。つまり、電池寿命が検
出されると（Ｓｒ４１）、発振器ｌｌをＯＮにしくＳｒ
１２）、制？３１１ｉ４は、コノ発振器１１の信号をク
ロック信号として、それ以後のデータの入力を禁止しく
５Ｔ４３）、次に制御部４内のアドレスレジスフ２５を
クリアする（Ｓｒ４４）、そして、ＳＲＡＭ５の先頭ア
ドレスから、順次データをリードしくＳｒ１５） 、こ
のリードしたデータをＢＥ −Ｔ’ＲＯＭＩ ２にライ
トアクセスする（Ｓｒ４６）、そして、アドレスに＋１
処理を施しく５Ｔ４７）、アドレスオーバとなるまで（
Ｓｒ１８） 、Ｓｒ１５に戻り、順次ＳＲＡＭ５のアド
レスを歩進して、リードアクセスするとともに、ＥＥ・
ＰＲＯＭ１２の対応するアドレスにライトアクセスをし
、つまり、ＳＲＡＭ５の記憶データをＥＥ−Ｉ’ＲＯＭ
１２に転送する。やがて、Ｓ ＲＡ Ｍ ５のリードア
クセスが完了し、ＥＥ・ＦＲＯＭ１２へのライトアクセ
スがすべて完了する。つまり、Ｓｒ１８のアドレスオー
バＹＥＳとなると、それまでデータの入力を禁止してい
たのを解除しく５Ｔ４９）、発振器１１を０ＦＦＬ。
（Ｓｒ５０）、ステータスをセットしく５Ｔ５１）、つ
まり、電池寿命が到来し、以後はＥＥ・ＰＲＯＭ１２に
よるメモリ動作をすることのステータスをセットし、こ
の電池寿命検出によるデータの転送シーケンスを終了す
る。
まり、電池寿命が到来し、以後はＥＥ・ＰＲＯＭ１２に
よるメモリ動作をすることのステータスをセットし、こ
の電池寿命検出によるデータの転送シーケンスを終了す
る。
（へ）発明の効果
この発明によれば、メモリとしてＳＲＡＭの他に、ＥＥ
・ＰＲＯＭを並設するとともに、電池寿命検出部と、こ
の電池寿命検出部に応答して、ＳＲＡＭに記憶させるデ
ータをＢＥ ・ＰＲＯＭに転送する手段を備えるもので
あるから、電池寿命が到来すると、それまで、ＳＲＡＭ
に記憶されているデータは直ちに、ＥＥ ・ＰＲＯＭに
伝送保護されるので、ＳＲＡＭのデータが消滅しても、
識別データは、そのままデータ記憶ユニットに確保され
ることになる。従って、このＥＥ・ＰＲＯＭに記憶され
ている識別データを、コントローラ側にリードすること
により、直ちに、新たなデータキャリアに必要なデータ
をライト処理し、このデータ記憶ユニットに交換して使
用することができるし、また伝送距離を特に問題にしな
い場合には、ＥＥ・ＰＲＯＭをメモリとし、そのままそ
のデータ記憶ユニットを継続使用することもできる。
・ＰＲＯＭを並設するとともに、電池寿命検出部と、こ
の電池寿命検出部に応答して、ＳＲＡＭに記憶させるデ
ータをＢＥ ・ＰＲＯＭに転送する手段を備えるもので
あるから、電池寿命が到来すると、それまで、ＳＲＡＭ
に記憶されているデータは直ちに、ＥＥ ・ＰＲＯＭに
伝送保護されるので、ＳＲＡＭのデータが消滅しても、
識別データは、そのままデータ記憶ユニットに確保され
ることになる。従って、このＥＥ・ＰＲＯＭに記憶され
ている識別データを、コントローラ側にリードすること
により、直ちに、新たなデータキャリアに必要なデータ
をライト処理し、このデータ記憶ユニットに交換して使
用することができるし、また伝送距離を特に問題にしな
い場合には、ＥＥ・ＰＲＯＭをメモリとし、そのままそ
のデータ記憶ユニットを継続使用することもできる。
第１図は、この発明の一実施例を示すデータキャリアの
ブロック図、第２図は、同データキャリアの制御部の具
体的な構成を示すプロ゛ツク図、第３図（Ａ）、第３図
（Ｂ）及び第３図（Ｃ）は、上記実施例データキャリア
の通常の動作を説明するためのフロー図、第４図は、電
池寿命が来たことが検出された場合の動作を説明するた
めのフロー図である。 ５：ＳＲＡＭ、 ６：電池、 １０：電池寿命検出部、１１：発振器、１２：ＥＥ−Ｐ
ＲＯＭ。 特許出願人 立石電機株式−会社代理人 弁
理士 中 村 茂 信゛第３図（Ａ）
ブロック図、第２図は、同データキャリアの制御部の具
体的な構成を示すプロ゛ツク図、第３図（Ａ）、第３図
（Ｂ）及び第３図（Ｃ）は、上記実施例データキャリア
の通常の動作を説明するためのフロー図、第４図は、電
池寿命が来たことが検出された場合の動作を説明するた
めのフロー図である。 ５：ＳＲＡＭ、 ６：電池、 １０：電池寿命検出部、１１：発振器、１２：ＥＥ−Ｐ
ＲＯＭ。 特許出願人 立石電機株式−会社代理人 弁
理士 中 村 茂 信゛第３図（Ａ）
Claims (1)
- （１）電池によってバックアップされたＳＲＡＭをメモ
リとして内蔵し、コントローラから送信されて来るコマ
ンドにより、識別データが前記メモリにライトアクセス
され、あるいは前記メモリに記憶される識別データがリ
ードアクセスされる物品識別装置のデータ記憶ユニット
において、前記ＳＲＡＭと並設されるＥＥ・ＰＲＯＭと
、前記電池の寿命を検出する電池寿命検出部と、この電
池寿命の検出出力に応答して、前記ＳＲＡＭに記憶され
るデータを前記ＥＥ・ＰＲＯＭに転送する手段を備えた
ことを特徴とする物品識別装置のデータ記憶ユニット。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62315683A JPH01155287A (ja) | 1987-12-14 | 1987-12-14 | 物品識別装置のデータ記憶ユニット |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62315683A JPH01155287A (ja) | 1987-12-14 | 1987-12-14 | 物品識別装置のデータ記憶ユニット |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01155287A true JPH01155287A (ja) | 1989-06-19 |
Family
ID=18068298
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62315683A Pending JPH01155287A (ja) | 1987-12-14 | 1987-12-14 | 物品識別装置のデータ記憶ユニット |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01155287A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01185473A (ja) * | 1988-01-20 | 1989-07-25 | Sony Corp | データ送信装置 |
| JPH05249769A (ja) * | 1992-03-06 | 1993-09-28 | Sharp Corp | 複写機のメモリシステム |
| JPH0755916A (ja) * | 1993-08-13 | 1995-03-03 | Nec Corp | フェーズドアレイレーダ |
| JPH07294636A (ja) * | 1990-08-03 | 1995-11-10 | Bio Medic Data Syst Inc | 受動応答器 |
-
1987
- 1987-12-14 JP JP62315683A patent/JPH01155287A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01185473A (ja) * | 1988-01-20 | 1989-07-25 | Sony Corp | データ送信装置 |
| JPH07294636A (ja) * | 1990-08-03 | 1995-11-10 | Bio Medic Data Syst Inc | 受動応答器 |
| JPH05249769A (ja) * | 1992-03-06 | 1993-09-28 | Sharp Corp | 複写機のメモリシステム |
| JPH0755916A (ja) * | 1993-08-13 | 1995-03-03 | Nec Corp | フェーズドアレイレーダ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6421196B1 (en) | Method and apparatus for controlling recording medium | |
| JPS63226752A (ja) | Ｉｄシステムのデ−タ書込み方式 | |
| JPH01155287A (ja) | 物品識別装置のデータ記憶ユニット | |
| US7103741B2 (en) | Tape drive apparatus and recording and/or reproducing method | |
| US8041916B2 (en) | Data storage device and method of operating the same | |
| US4704641A (en) | Recovery of stored data from mutilated tape data blocks | |
| US5493665A (en) | Portable memory device and method of securing the integrity of stored data therein utilizing a starting address and a stored memory cycle number | |
| TW581963B (en) | Disc controller, disc control system, and disc controlling method | |
| JPS63234500A (ja) | メモリのデ−タ保護方式 | |
| JPS61251985A (ja) | メモリ保護機構 | |
| JPS63249284A (ja) | Ｉｄシステムの書込み制御方式 | |
| JP2725195B2 (ja) | 識別システムの通信方式 | |
| JPH01153991A (ja) | 物品識別装置の通信方法 | |
| JPH01159161A (ja) | 物品識別装置のデータ記憶ユニット | |
| JPH01259478A (ja) | 物品認識システム | |
| JPS63268085A (ja) | 携帯可能記憶媒体読取書込装置 | |
| JPH01263785A (ja) | 物品認識システム | |
| KR100239050B1 (ko) | 데이터 전송 장치 | |
| JPH09212605A (ja) | データ伝送装置 | |
| KR20000040344A (ko) | 메모리 카드와의 데이터 인터페이스 방법 | |
| JP2560308B2 (ja) | 磁気デイスク制御装置 | |
| JPS6180950A (ja) | 画像処理装置 | |
| JPS62195757A (ja) | 外部記憶装置 | |
| JPH03184750A (ja) | Ｉｄシステム | |
| KR880000421B1 (ko) | 카세트 메모리의 데이타 서입 및 독출 제어방법 및 장치 |