JPH01161847A - デバイスの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業−の１　ノ！ 本明細書は当用願人による１９８６年９月２６日に申請
された出願第９１２，９０８号の一部維続出願である。

本発明は電子デバイスの製造、より詳細には、ドープ層
を含むデバイスの製造に関する。

「の　′・１凡 殆んどの電子要素、例えば、集積回路においては、木質
的に単結晶シリコン、つまり、１０１０ｃ　ｍ　−２以
下の総欠陥、例えば、それぞれ転移あるいはスクッキン
グ欠陥などのような線及び平面欠陥をもつシリコンの領
域の間に横方向の分離が形成される。この分離はこの単
結晶シリコン領域の間に分離される単結晶材料の活性領
域の深さに概むね等しい厚さをもつ電気絶縁材料の領域
を挿入することによって達成される。（活性領域は単結
晶シリコンの電子デバイス構造を含むように修正された
部分である。この活性領域は公称電圧デバイスに対して
は典型的に１μｍの厚さをもつ。）別の方法として、ｐ
−ｎバリアによってデバイス領域が分離されることもあ
る。このようにして、１つの単結晶領域、つまり１つの
活性領域内に形成されたトランジスタあるいは他のデバ
イスが電気的に隔離され、第２の活性領域内のデバイス
と相互作用することが阻止される。

垂直方向の隔１１１１　（ｉｓｕｌａｔｉｏｎ）が、横
方向の隔離に加えて、高電圧動作に対して設計されたデ
バイスには要求される。この縦方向の隔離はこの単結晶
シリコン領域の幾つかあるいは通常は全部の下に電気絶
縁材料の領域を敷くことによって提供される。垂直方向
の分離を提供するこの追加の絶縁材料は熱プロセスある
いはイオン化放射線によつて下側の基板内に形成された
電子ホール対が活性領域に侵入するのを防ぐ。こうして
、この侵入による情報処理におけるエラーが回避される
。この垂直方向の分離はまたキャパシタンスを低下させ
、従って、より速いデバイス動作を可能にする。これに
加えて、高電圧動作に対しては、この垂直方向の隔離が
活性領域間の高電圧によって話導されるシリコン基板を
通じての通電を阻止する。

横方向及び垂直方向の両方の隔離をもつ要素を製造する
ためにさまざまなプロセスが採用されてきた。セラー（
Ｃｅｌｌｅｒ）らによってＯｗ二去互−才ブ　ザ　エレ
クトロケミカル　ソサエティー（Ｊｏｕｒｎａｌ　　ｏ
ｆ　　ｔｈｅ　　Ｅｌｅｃｔｒｏｃｈｅｍｉｃａｌ　　
５ｏｃｅｉＬｙ）、１３２．２１１（１９８５年）にお
いて説明される１つのプロセスにおいては、二酸化シリ
コンにて裏弓長すされたタブがシリコン　ウェーハ内に
製造される。このタブは適当な高温熱処理によって単結
晶領域に変換される多結晶シリコンにて満される。第２
のプロセスにおいて、このシリコンウェーハ領域内に酸
素が注入され、シリコン酸化物埋込領域がその後高温ア
ニーリング手順によって形成される。こうして、一般に
、誘電的に隔離されたデバイスの製造には高温処理が要
求される。（Ｐ、Ｌ、Ｆ、　ヘムメント（ｒ’、Ｌ、Ｆ
、Ｈｅｍｍｅｎｔ）の論文１．　石究゛春シンポジウム
ー議」Ｌ録（Ｍａｔｅｒｉａｌｓ　Ｒｅ５ｅａｒｃｈ　
５ｏｃｉｅｔｙ　ＳｙｍｐｏｓｉｕｍＰｒｏｃｅｅｄｉ
ｎｇｓ）、Ｖｏｌ、３３、ベージ４ｌ−５１（１９８４
年）も参照すること。） 例えば、電気通信システム内のスイッチングのような電
子スイッチングの幾つかの用途に対しては、二酸化シリ
コン隔離層に隣接する埋込導電層を使用するデバイスを
製造することが必要である。例えば、第１図に示される
ように、誘電絶縁領域５がドレン及びソース（それぞれ
１３及び１４）及びゲート１５とともに使用される。埋
込導電領域１６はドレンとして機能する。同様に、双極
構成においては、エミッタ２０、ベース２１、及び誘電
領域３０が採用される。埋込導電層３１はコレクタとし
て使用される。いずれの構成においても、垂直の方位は
オン状態におけるデバイスの抵抗を減少させ、従って、
電気の流れを増加するために使用される。これに加えて
、この垂直デバイス構造はより少しの単結晶シリコン材
料を使用し、結果として、１つの誘電的に隔離された領
域内により高いトランジスタ密度を達成することを可能
とする。

高温処理、例えば、再結晶化プロセスあるいは化学的隔
離プロセスを採用する製造方法に対しては、導電埋込層
を形成し、導電性を比較的限ぎられた空間領域内に保持
することが困難である。典型的には、高導電性はドーパ
ントを高められた導電性が要求される領域内に導入する
ことによって生成される。この領域は誘電層に隣接して
いるため、これは通常Ｆ側のシリコンが堆積される萌に
形成される。従って、シリコンの熱処理は結果として堆
積された領域を同等の熱処理にさらすこととなる。比較
的高い温度がドープされた領域に加えられると、等方性
の拡散が起り、同時にドープされた領域が空間的に不当
に広げられることとなる。この影響は熱プロセスが融解
を伴うような場合には特に顕著となる。つまり、融解さ
れた領域内に存在するあるいはこの中に拡散されたドー
パントが急速に拡散する。このため、誘電的に隔離され
たデバイスを製造するための幾つかの存効な技術が開発
されてはいるが、この技術の適用範囲は高温処理に依存
する。例えば、１２５０℃以上の温度は埋込導入領域を
必要としない構造の製造に制約される。

１１辺１１ 埋込導電領域をもつ誘電的に隔離されたデバイスの製造
はドーパントとしてのヒ素、アンチモン及び／あるいは
リン実体と関連する予想もされなかった熱挙動を使用す
ることによって製造が可能である。（便宜上、こわらド
ーパント及びこれらドーパントの組合せをここでは総称
的にヒ素族実体と呼ぶ。）二酸化シリコン層内に導入、
例えば、注入されたヒ素族実体は温度勾配にさらされた
場合に等友釣に拡散しないことが発見された。

より具体的には、熱勾配を加えると、ヒ素族実体は当初
の空間構成の幅を大きく広げることなくより高い温度の
方向に二酸化シリコン内を移動する。従って、二酸化シ
リコン材料の狭い空間領域内に導入されたヒ素族実体は
、所望の方向の熱勾配の影響下において、隣接する領域
内に望ましくない空間の広がりを伴うことなく入いる。

この変則的な挙動の影響は重要である。誘電絶縁デバイ
スが埋込二酸化シリコン層内に存在するヒ素族実体とと
もに製造される場合、適当な熱勾配を長期間にわたって
生成すると、結果として、ヒ素族実体が二酸化シリコン
層を通って隣接するシリコン領域内にその空間構成を大
きく広げることなくドリフトする。従って、縦方向に隔
離されたデバイスの融解あるいはアニーリングと通常関
連するような短い熱処理、あるいは等温条件における長
期間の熱処理は、埋込ドーパントには影響を与えず、そ
の後の長期間におよぶ熱勾配の生成によって所望の領域
内へのドーパントの拡散が誘因される。こうして、埋込
導電領域をもつ縦形トランジスタ構造（双極あるいは電
界効果形トランジスタ構造の両方）が先行技術による製
造方法と関連する埋込導電層の望ましくない空間的広が
りを伴うことなく製造される。これに加えて、同一の温
度勾配技術が縦方向の隔離を持たないデバイスに対して
もデバイス製造を助ける目的で使用できる。

Ｌ艶久１」 第１図のシリコン基板、誘電層５、及びタブ領域８は、
例えば、前述のセラー（Ｃｅｌｌｅｒ）らによって説明
される従来の技法によって製造される。

（タブ、つまり、基板内に作られた領域は、必須ではな
いが存在すると便利である。）簡単に述ると、これら構
造は、最初に第１図の５．８及び１６によって包含され
る領域を基板３から食刻し、次に酸化物層５を例えば露
出されたシリコン表面の熱酸化によって生成することに
よって製造される。Ｌ、フィーファー（Ｐｆｅｉｆｆｅ
ｒ）らによってアブーイ゛　フィジクス　レターズ（Ａ
ｐｐｌｉｅｄＰｈｙｓｉｃｓ　　Ｌｅｔｔｅｒｓ）、　
４３　、　１０４８　　（１９８３）において説明され
るような他の製造手順も適当である。この二酸化シリコ
ン層に次に好ましくはヒ素族の実体が注入される。注入
は二酸化シリコン層内にヒ素族実体を生成するための好
ましい方法ではあるが、ヒ素族実体を注入するこの方法
は必須ではなく、適当なドーパント濃度及び分布を与え
る任意の方法が使用できる。ヒ素族材料の特定の価電状
態も必須ではない。ただし、ヒ素族実体、例えば、二酸
化シリコン層内に注入されたヒ素族実体の濃度はヒ素に
ついては少なくとも１原子パーセント、アンチモンにつ
いては少なくとも０．５）ｆｉ子ペパーセントそしてリ
ンについては約３３原子パーセントが要求される。こわ
はそれぞれ３　Ｘ　１０　”ｃＩｌ−２，１００ｋｅＶ
；　１０　”ｃＩｌｌ−２゜１４０　ｋｅＶ；及び１０
１７ｃｍ−２，５０ｋｅＶの移入ドーズ及びエネルギー
に対応する濃度である。これら濃度レベルはこれらが適
当な空間構成を与え、またこれらが少なくとも１０　”
ｃｍ−３の導電率をもつ埋込導電シリコン層を与えるた
めに必要である。

（これにより濃度が低いと、ドリフトではな〈従来の拡
散が起る）。このレベルの導電率は、通常、埋込導電層
に依存するデバイスの正常な動作に必要とされるもので
ある。ヒ素族実体をもつ二酸化シリコン領域が次にシリ
コン領域８、及び１６によって覆われる。この領域は、
例えば、Ｓ、Ｍ、セゼ（Ｓ、Ｍ、５ｚｅ）によって、Ｖ
ＬＳ士且」（ＶＬＳＩ　Ｔｅｃｈｎｏｌｏｇｙ）におい
て説明される化学蒸着堆積のような従来の方法によって
製造される。

別の方法として、酸素実体をシリコン基板内に移入して
１つのシリコン酸化物層を生成することにより、あるい
はさまざまな異なる深さに移入することによって複数の
シリコン酸化物層を生成することによって適当な構成を
製造することも可能である。（酸素実体の導入に関して
は、Ｐ、Ｌ。

Ｆ、ヘムメント（Ｐ、Ｌ、Ｆ、ｌＩｅ＋＋＋ｍｅｎし）
によって、■ｌｉ究　ムシンポジ　ム：ａｌＬＭ　（Ｍ
ａｔｅｒ　１ａｌｓＲｅｓｅａｒｃｈ　　５ｏｃｉｅｔ
ｙ　　Ｓｙｍｐｏｓｉｕｍ　　Ｐｒｏｃｅｅｄｉｎｇｓ
）　　　、Ｖｏｌ、３３、ベージ４ｌ−（１９８４年）
において詳細に説明されている。酸素を酸化物内に濃縮
するのに要求されるアニーリングの後に、ヒ素族実体の
そこからのドリフトが要求される特定の層への注入が行
なわれる。このある領域へのドリフトはこの実体の導入
の後に長い高温処理が必要とされるような状況において
はこの領域へのヒ素族実体の直接の注入以上に望ましい
。この−例としては、複数の酸化物層が酸素移入及び高
温アニーリングによって形成されるような場合がある。

厚く横る層を通じての注入は困難であるためヒ素族実体
を次の酸化物層を形成する前に下側の二酸化シリコン層
内に導入することが必要となる。ただし、ヒ素族実体が
既にシリコン内に移入されている場合は、次の層を形成
するために要求される熱処理がシリコン内に高導電率の
任意のパターンをしみ込ませる。従って、ヒ素族実体の
ドリフトはこのような状況においても効果的に使用され
る。

ヒ素族実体はト述と同一のドーズ　レベルにて使用され
る。

適当な構成が形成された後に、二酸化シリコン／シリコ
ン構造の熱処理が遂行される。例えば、第１図あるいは
第２図に示される構成においては、領域８を占る多結晶
シリコン領域が、例えば、前述のセラー（Ｃｅｌｌｅｒ
）らによって説明されるようなさまざまな熱処理技術に
よって単結晶領域に変換される。Ｓ　ｉ　０２が酸素の
注入によって形成される第２の手順において、この二酸
化シリコン領域が１９８７年６月３０日に公布された合
衆国特許第４，６７６．８４１号に開示される技術によ
ってアニーリングさ打るが、この方法かここに参考のた
めに示される。

二酸化シリコン領域を通じてのヒ素族実体の隣接するシ
リコン材料の狭い領域への適当なドリフトによる導入は
この二酸化シリコン領域に高温での要求されるドリフト
の方向の温度勾配を加えることによって達成される。こ
の温度勾配はシリコン活性領域の片面のみを高温に直接
に加熱することによつて簡単に得られる。一般に、シリ
コン表面が典型的には１２００℃以上、より好ましくは
１３００℃以上の温度にさらされる。ヒ素族実体をシリ
コン領域に導入するのに要求される具体的な温度はヒ素
族実体がそれを通過しなければならないＳ　ｉ　Ｏ２領
域の厚さに依存する。典型的には、０．１から４μｍの
範囲の二酸化シリコンの厚さに対しては、１２００から
１４１０℃の範囲の温度が使用される。この条件におい
ては、二酸化シリコン内に１００℃／ＣＩＩ＋から２６
００℃／ｃｍの範囲の温度勾配が得られ、結果として、
約５０から３０００人／時間の範囲の直線ドリフト速度
が達成される。従って、アニーリングあるいは多結晶か
ら単結晶への変換と関連する熱条件は、これら処理が典
型的には１分以内の短い期間であったり、あるいは必ず
しも温度勾配を含まないためヒ素族実体の要求されるド
リフトを達成するためには適当でない。

上に説明の発明の主な用途は埋込層をもつデバイス、例
えば、誘電的に隔離されたデバイスの製造にあるが、他
の□デバイス内のヒ素族実体の存在も影響をもつ。ヒ素
族実体は熱勾配内を（等方性熱環境内とは対照的に）急
速にドリフトするために、二酸化シリコン内にヒ素族実
体が存在し、ヒ素族実体の急速な移動が望ましくないよ
うなデバイスはこのような熱勾配にざらされるべきでは
ない。従フて、第３図に示されるようなヒ素族実体３２
が二酸化シリコン領域３４内に保持されなければならな
いようなデバイスでは、長期間、つまり、望ましくない
ドリフトが起るのに十分に長い期間に及び熱勾配は回避
されるべきである。逆に、別の実施態様においては、ヒ
素族にてドープされた酸化物を隣接するＳｉ領域内の高
い濃度のＡｓを達成するためのドーパント　ソースとじ
て使用するこのドリフト　プロセスを利用することもで
きる。この構成はドリフト　プロセスなしではａ）不活
性雰囲気内ではＡｓ族実体が移動しないこと；ｂ）酸化
雰囲気内においてはＡｓ族実体は拡散するがシリコンが
酸化によって消費されるという理由から通常製造が困難
である。従って、後者の場合は、Ｓ　ｉ　／　Ｓ　ｉｏ
　２の界面がＡｓ族ドーパントのソースから遠ざかる方
向に移動する。

ドリフト効果を所望の領域内の屈折率の変化を起すため
に使用することも可能である。例えば、リンの存在は、
二酸化シリコン内に存在する１原子パーセント当たり０
．００１６の屈折率の変化を起こす。従って、例えば、
水晶表面をドープし、このプレートを熱勾配にさらして
これをドリフトさせることによって高い屈折率の埋込領
域を製造することができる。この構造はさまざまな光学
デバイスにおいて有益である。さらに、このリンは、い
ったんシリコン領域に到達すると、他のヒ素族実体より
も非常に速く移動することに注意すべきである。従って
、ソースの二酸化シリコン領域に隣接するシリコン領域
を使用して埋込層デバイスを製造するためには、熱条件
を注意深く管理し、ドーパントがシリコンに達したとき
の過剰の移動を回避すべきである。これに加えて、二酸
化シリコン内へのリンの移入はこの誘電領域の導電率を
高める傾向をもつ。従って、ヒ素あるいはアンチモンド
ーパントでなくリン　ドーパントを使用して製造された
デバイスはいくぶん低い電気特性をもつ。

ヒ素族実体のドリフトが要求される場合は、こわは酸素
雰囲気がヒ素族実体と接触しないようにして遂行される
べきである。酸素雰囲気はドリフトを抑止し、従来の拡
散を促す。この拡散は二酸化シリコン内のドリフトを圧
倒させ、結果として、ヒ素族実体の空間構成を著しく広
げる。従って、１つの好ましい実施態様においては、ド
リフト手順が酸化物がＡｓ族実体に達することを防ぐた
めに遂行される。例えば、埋込層構成においては、５ｉ
０２が２つのシリコン領域の間に挟まれ、こうして周囲
からシールドされる。（−Ｌ側のシリコン層はまた適当
に向けられた放射エネルギーと使用された場合は適当な
温度勾配を確保する−　）これに加えて、熱ランプを使
用しての熱処理が適当ではあるが、他の熱源、例えば、
レーザーも所望の熱勾配を生成するのに適当である。レ
ーザー光が局部領域を加熱するのに使用された場３・は
、関連する下側の局部領域内のドリフトを誘発すること
も可能である。従って、熱源を拘束す、１．コとにより
て、結果的に、ヒ素族実体のドリフトが発生する領域を
限定することが可能である。

この方法によって、ドリフト手順によって生成さ！−Ｌ
る埋込導電領域の横方向の境界をコン］・ロールするこ
とも可能である。

以下の例は本発明を解説するものである。

実施例１ ２０から１００ｏｈ１００ｏｈの間の抵１抗をもつｐ−
タイプ　ウェーハ（硼素にてドープ）が使用された１、
このウェーハが主面が（１００）平面となり、約１０Ｃ
［Ｄの直径をもつようにカットされた。

ウェーハが機械的及び化学的にきわいに洗浄された。こ
のウェーハが湿式酸化炉のサンプル　ホルダー上に置か
れ、１０５０℃の蒸気内に４００ｎｍ厚の熱酸化物領域
が生成されるのに十分な時間保持された。ウェーハが次
にこの炉から取り出され、商業用のイオン注入装置のサ
ンプル　ホルダー上に酸化物面が注入のために露出され
るように置かれた。ヒ素が１００ｋｅＶの加速ポテンシ
ャルを用いて注入された。このドーズは約Ｉ　Ｘ　１０
　”イオン／ｃｍ２であった。この条件の下でのヒ素実
体に対する平均ストツピング　レンジは６０ｎ［１１で
あった。ウェーハがイオン６人装置から取り出され、低
圧化学蒸着堆積（ｌｏｗ　ｐｒｅｓｓｕｒｅｃｈｅｍｉ
ｃａｌ　ｖａｐｏｒ　ｄｅｐｏｓｉｔｉｏｎ、　Ｌ　Ｐ
　ＣＶ　Ｄ　）装置のサンプル　ホルダー上に挿入され
た。多結晶シリコンがＳ、Ｍ、スゼ（Ｓ、Ｍ、５ｚｅ）
編集、マグロ−ヒル（ＭｃＧｒａｗ−旧１１）（１９８
３年）出版のＶＬＳＩ■（ＶＬＳＩ　Ｔｅｃｈｎｏｌｏ
ｇｙ）の第３章において説明される方法を使用して約１
５００ｒ＋ｍの厚さに堆積された。サンプル　ホルダー
の所での約６２０℃の温度がシラン（Ｓｉｌａｎｅ）の
分解に使用された。

ウェーハが１９８５年１月２２日に公布された合衆国特
許第４，４９４，３０３号に開示されるランプ炉に移さ
れた（この特許は参考のためにここにも編入されている
）。ただし、装置への酸素流の導入は行なわれなかフた
。ランプに供給されるパワーが１９８６年４月１５日に
公布された合衆国特許第４，５８１，８１４号に開示さ
れるランピング手順を用いてゆっくりと増加された（こ
の特許もここに参考のために編入されている）。

露出の前に、ウェーハの注入された二酸化シリコン領域
の反対側がすり減され、この側がランプからのエネルギ
ーにさらされた。ランピングの後に約１４０５℃の最大
温度に達したとき、この温度が２０分間保持された。ラ
ンプの強度が次に直線的に６０秒間で減曳された。ヒ素
実体の結果としてのドリフトがラザフォード後方散乱に
よって測定された。加熱手順が再度最高温度において２
０分間反復された。結果としてのさらに誘発されたドリ
フトが測定され゛た。露出及びこれに続く測定のこの手
順が１２０分の総露出時間に達するまで反復された。こ
れら測定結果はドリフト　レートが時間と概むね直線的
に比例し、またこれが約２００　ｎｍ／時間であること
を示した。

（１００分の処理の後に実質的に全てのヒ素がシリコン
基板に到達した。） 実施例２ 実施例１の手順に蒸気酸化によって１ｌ１００ｎ　　′
厚の熱酸化物が生成さねたことを除いて従った。

これに加えて、ヒ素を熱酸化物内に移入した後に１１０
００ｎの二酸化シリコンが熱酸化物上に堆積ざわた。こ
の堆積は実施例１に説明のＬＰＣＶＤ手順に従って、４
３０℃の温度が約１＝３のシラン／酸素混合物とともに
用いられたことを除いて、遂行された。結果としての酸
化物が９００℃の炉内で湿った酸素内で約３０分間密化
された。

５０μｍＪｔＪの多結晶シリコン層が次にこの密化され
た二酸化シリコン上に合衆国特許第 ４．５８１，８１４号のカラム６に記述される手順に従
って約１０分の堆積時間を使用して堆積された。熱勾配
が実施例１の説明と同様にして製造された。ただし、１
時間の処理期間が採用された。これに加えて、６つのさ
らに同様に処理されたウェーハが、それぞれが前のウェ
ーハより１時間長い処理期間をもつように処理される。

ラザフォード後方散乱及び透過電子顕微鏡による測定結
果はドリフトが約２時間の処理時間が完結するまで始ま
らないことを示した。ドリフトがいったん開始されると
、移動の速度は概むね直線的であり、約２００　ｎｍ／
時間の速度であった。ドリフトが開始される前の遅れは
１次のメカニズムによるものと考えられる。つまり、ド
リフトが１０から３０ｎｎ＋の間の直径をもつ微かなヒ
素に富む小滴が形成された後に発生するものと見られる
。さらに、この例において使用されたサンプルに対して
は、小滴の形成には約２時間が必要であると考えられる
。この考えは電子写真による小滴の形成の観察によって
確認されている。

実施例３ ４０００　ｎｍ厚の熱酸化物層が１０ｃｏ＋ウエーハ上
に、成長が１２４０℃において１６時間継続された点を
除いて、実施例１に説明の蒸気酸化手順に従って堆積さ
れた。（使用されたウェーハは約１５０ｏｈｍ−ｃｍの
抵抗を持った）。この酸化物に次に実施例１に説明の方
法に従って、ここでは６Ｘ１０”イオン／Ｃｆｆ１２の
ドーズを使用して、注入が行なわれた。上側の２００　
ｎｍ厚のドープされない二酸化シリコンの領域が実施例
２の説明のように堆積された。

従来のフォトレジストの層が基板の酸化層の反対側の主
面にスピニングされた。このフォトレジストが６５℃に
て３０分間ベーキングされた。同一の手順にて、フォト
レジストがウェーハの二酸化シリコン側にスピニングさ
れ、ベーキングされた。二酸化シリコン上のフォトレジ
スト層が基板の長さを通じてのびる開口をもつマスクを
用いて露出された。この開口の幅は１５０μｍ、そして
、開口間の間隔は約４ｍｍとされた。露出ドーズとその
後の展開手順は従来の方法にしたがい、フォトレジスト
の厚さを貫通するマスクを複製する開口を作るように調
節された。酸化物のカバーされない領域が全ての酸化物
領域の全厚を通して熱ＨＦ槽に浸すことによって食刻さ
れた。フォトレジストが次に従来のストリッパーを使用
してウェーハの両側から除去された。１００マイクロ　
メートルの多結晶シリコンが次にこうして描写された二
酸化シリコン領域上にＡＭＶ１２００（アプライド′マ
ティリアルズ社（八ｐｐｌｉｅｄ　Ｍａｔｅｒｉａｌｓ
Ｃｏｒｐｏｒａｔｉｏｎ）によって製造される装置）を
用いて実施例２において説明の手順に従って堆積された
。この手順の間に、ウェーハ面が最初に１２００℃の温
度にてＨＣＩを用いて１５秒間食刻された。多結晶シリ
コンの核が１０５０℃にて５　分間１３　、５モル　パ
ーセントのシランを用いて成長された。１００マイクロ
メートルの多結晶シリコン（ドープなし）が次にこの核
成長層上に１１５０℃にて２０分間９５リツタ一／分の
水素流及び０．８８リツタ一／分のＨＣＩ流の存在下に
おいて１８ｇ／分の流速の５ｉＨＣ１３を用いて堆積さ
れた。ドープされない二酸化シリコンの２μｍ厚キャッ
プ層が実施例２に説明のＬＰＧＶＤ手順によって堆積さ
れた。

このウェーハが実施例１において説明のランプ炉のサン
プル　ホルダー内に挿入された。温度が直線的に６０秒
の期間を通じて室温から約１００ｋＷランプ　パワーに
て得られる温度まで上昇された。温度が次にこのレベル
に３０秒間融解手順を通じての多結晶シリコンの再結晶
を促すために保持された。この３０秒の期間の後に、ラ
ンプパワーが概むね直線的に１２０秒の期間をかけてゼ
ロ強度に落された。拡張抵抗（ｓｐｒｅａｄｉｎｇｒｅ
ｓｉｓｔａｎｃｅ）及びラザフオード後方散乱の測定か
ら再結晶化プロセスの際にヒ素実体のドリフトは実質的
に起らないことが確認された。これに加えて、従来の拡
散もあまり起らないことが観察された。ウェーハが次に
炉に戻され、実施例２における説明と同様に、ウェーハ
の基板側でなく二酸化シリコン側がランプ強度に露出さ
れた点を除いて、処理された。ラザフォード後方散乱及
び電気的測定からヒ素実体が約１５０　ｎｍ／時間の速
度にて二酸化シリコン領域を通じてドリフトし、約２時
間の後に二酸化シリコンと再結晶シリコンとの界面の所
に到達したことが観察された。

実施例４ ４００　ｎｍ厚の熱酸化物がＰ−タイプ　シリコンウェ
ーハ（２０−４０ｏｈｍ−ｃｍ抵抗）上に実施例１に説
明の蒸気酸化手順によって成長された。

約１５０ｎｍのヒ素にてドープされたスピニング二酸化
シリコン膜が二酸化シリコン表面上に堆積さ゛れた。、
（この膜をスピニングするための先駆物質はエマルジト
ン社（Ｅｍｕｌｓｉｔｏｎｅ　（：ｏｍｐａｎｙ）、ホ
イツパニー、ニュー　シャーシー（Ｗｈｉｐｐａｎｙ、
　Ｎｅｗ、Ｊ　ｅ　ｒ　ｓ　ｙ　）から供給された）。

この先駆物質は特許製品であるが、基本的には、ヒ素と
シリコン化合物を含むエチル　アルコール溶液から成る
。スピニングは３０００ｒｐｍにて７０秒間遂、行され
た。

このスピニングされた膜が８００℃にて空気中で１時間
加熱することによって密化された。結果としての二酸化
シリコン層が６　Ｘ　１０　”　’　／　ｃｍ３の濃度
にドープされた。約１５０ｎｍの厚さをもつスピニング
二酸化シリコン膜のドープされない層がヒ素実体を含ま
ない点が異なる上に説明の膜先駆物質スピニング材料を
用いて堆積された。この第２のスピニングされた膜がド
ープされない材料に対しての上に説明の方法のように堆
積及びベーキング処理された。多結晶シリコン層（厚さ
２．２μｍ）が次に実施例３に説明されるように二酸化
シリコン上に９５リツタ一／分の水素流速、０．１リツ
タ一／分のシラン流速、及びゼロのＨＣｌ流をもつ大気
圧に保持されたりアクタ−を使用して堆積された。堆積
は１０５０℃にて誘発され、４分間継続された。熱処理
に対する勾配が実施例！に説明されるように得られ、実
施例１に報告されたのと類似する結果が得られた。

実施例５ 実施例１の手順に、ヒ素ドープでなくアンチモンが用い
られた点を除いて従った。アンチモンがそれぞれｔ　ｘ
　ｉ　ｏ　”、ｌＸｌ０Ｉ６、及び３×ｌ　Ｑ　＋ｆ１
ｃｍ−２を含むさまざまなレベルに異なるサンプルに注
入された。個々のサンプルはヒ素の場合と同一のドリフ
ト現象を示した。ただし、ドリフト速度は１４０　ｎｒ
ｎ／時間であつた。１８０分の期間を通じて測定が行な
われた。処理の約１６０分後に実質的に全てのアンチモ
ンがシリコン基板に到達した。

実施例６ 実施例１の手順に、リンがドーパントとして使用された
点を除いて従った。リンが５０ｋｅＶにてＩ　Ｘ　１０
　”ｃ１２ドーズを使用して注入された。

リンの注入の後に、実施例１の手順とは対比的に、実施
例２に説明のＬＰＧＶＤ技法によって形成された追加の
約２０００オングストロームのシリコン酸化物が使用さ
れた。二酸化シリコンのこの追加の堆積に続いて、約２
０マイクロメートルのシリコンが実施例３に説明の手順
に従フて堆積された。ただし、この厚さを達成するため
に約４分の総時間が使用された。サンプルを実施例１に
おいて説明したのと同一の温度勾配に３時間さらした後
に、シリコン内に存在するリンの広がりが拡張抵抗法に
よって測定された。（この方法に関しては、Ｒ，Ｇ、メ
イズル（Ｒ，Ｇ、Ｍａｚｕｒ）及びり。

Ｈ，デ４ツキ−（Ｄ、Ｈ，Ｄｉｃｋｅｙ）、ジャー　ル
　オブ′　エレクトロケミカル　Ｕ王ヱエ： （Ｊｏｕ’ｒｎａｌ　　ｏｆ　　ｔｈｅ　　Ｅｌｅｃｔ
ｒｏｃｈｅｍｉｃａｌ　　５ｏｃｉｅｔｙ）　、１１３
．２５５　（１９６６年）を参照すること、）測定結果
は約２　ｘ　１０　”ｃｔｎ−”のキャリヤ濃度が存在
することを示した。基板を１４００℃の温度に温度勾配
が生成されないような方法によってさらした場合には従
来の等方性拡散が観察された。これとは対比的に、熱勾
配が実施例１によって生成されたのとは反対の方向に存
在する場合は、約４Ｘ　１０　”ｃｍ””の濃度が酸化
物シリコン界面付近に観察された。この濃度は実施例１
にて使用された温度勾配によって生成されるより約１６
０分後さなものである。

【図面の簡単な説明】

第１図から第３図は本発明のプロセスによって形成され
る１つのデバイスを図解する。 （主要部分の符号の説明） ３　−−−−−−シリコン基板 ５　−−−−−一誘電層 ８　−−−−−一タブ領域 １３−−−−−−ドレン １４−−−一−−ソース １５−−−−−−ゲート ２０−−−−−一エミッタ ２１−−−−一−ベース ３１−−−−−一理込導電層 ＦＩＧ、　２

Claims (1)

1. 【特許請求の範囲】 １、ａ）二酸化シリコンから成りヒ素族実体を含む領域
   、及びｂ）シリコンから成る領域を含む構造を形成する
   ステップ１、及び該デバイスを完成させるステップ２か
   ら成るデバイスを製造するための方法において、該二酸
   化シリコンの領域が該シリコンの領域に隣接し、該デバ
   イスを完成させる際に生成される温度勾配が制御され、
   これによって、該二酸化シリコン領域内の該ヒ素族実体
   のドリフトが制御されることを特徴とするデバイスの製
   造方 法。 ２、該デバイスが単結晶シリコンの垂直に隔離された領
   域を含むことを特徴とする請求項１記載の製造方法。 ３、該単結晶シリコンの領域が該シリコンの領域から形
   成されることを特徴とする請求項２記載の製造方法。 ４、該領域の形成が熱的に誘発された再結晶化によって
   生成されることを特徴とする請求項３記載の製造方法。 ５、該熱勾配が該ヒ素族実体の該二酸化シリコンの領域
   から該シリコンの領域へのドリフトを誘発するために使
   用され、これによって高導電率の埋込領域が生成される
   ことを特徴とする請求項２記載の製造方法。 ６、該熱勾配が該ヒ素族実体の該二酸化シリコンの領域
   から該シリコンの領域へのドリフトを誘発するために使
   用され、これによって高導電率の領域が生成されること
   を特徴とする請求項１記載の製造方法。 ７、該方法が非等温ステップを含み、該温度勾配が該ヒ
   素族実体の大きなドリフトを避るために制限されること
   を特徴とする請求項１記載の製造方法。 ８、該ヒ素族実体が該二酸化シリコンの領域にイオン注
   入によって導入されることを特徴とする請求項１記載の
   製造方法。 ９、該二酸化シリコンの領域がスピニングされたガラス
   から形成されることを特徴とする請求項１記載の製造方
   法。 １０、該熱勾配が放射エネルギーによって生成されるこ
   とを特徴とする請求項１記載の製造方法。