JPH01162990A - パイプライン演算器におけるフレーム制御方式 - Google Patents

パイプライン演算器におけるフレーム制御方式

Info

Publication number
JPH01162990A
JPH01162990A JP62321860A JP32186087A JPH01162990A JP H01162990 A JPH01162990 A JP H01162990A JP 62321860 A JP62321860 A JP 62321860A JP 32186087 A JP32186087 A JP 32186087A JP H01162990 A JPH01162990 A JP H01162990A
Authority
JP
Japan
Prior art keywords
data
data set
pipeline
frame
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62321860A
Other languages
English (en)
Inventor
Shigeru Sasaki
繁 佐々木
Noboru Ozaki
暢 尾崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP62321860A priority Critical patent/JPH01162990A/ja
Publication of JPH01162990A publication Critical patent/JPH01162990A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)
  • Image Processing (AREA)
  • Studio Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 クロック同期形式のパイプライン演算器を直列にカスケ
ード接続し、データを連続に流すことにより、演算を実
行する計算機システムにおいて、該演算対象となるデー
タセットの単位をフレーム同期信号と同期して識別、制
御するフレーム制御方式に関し、 上記演算対象となるデータセットの識別子(10)を少
ない回路規模で正確に管理することができるフレーム制
御機構を実現することを目的とし、データセット識別デ
ータ(ID)を、例えば、フレーム同期信号に、クロッ
クに同期したシリアルデータとして重畳させるか、又は
該フレーム同期信号と並列に流すことで、該データセッ
トの無効期間に各パイプライン演算器に転送し、該デー
タセット識別データ(10)直後のデータセットを各パ
イプライン演算器に識別させ、該データセット識別デー
タ(10)に基づいて演算させるように構成する。
〔産業上の利用分野〕
本発明は、クロック同期形式のパイプライン演算器を直
列にカスケード接続し、データを連続に流すことにより
、演算を実行する計算機システムにおいて、該演算対象
となるデータセットの単位をフレーム同期信号と同期し
て識別、制御するフレーム制御方式に関する。
最近の画像処理技術の進歩と、テレビカメラ。
テレビ受像機の普及に伴い、経済的に、動画像の入出力
装置が得られるようになると共に、該動画像データの入
出力装置を用いて動画像を実時間で画像処理することが
求められる動向にある。
例えば、ファクトリオートメーション(FA)の分野に
おける製品に対する目視検査の代行として、テレビカメ
ラで捉えた製品の流れを画像処理して製品の数等の自動
計測を行うとか、自動監視の分野においては、自動車の
車速の自動記録、或いは、防犯を目的とした人間像の自
動割り出しとか、又、医療の分野での超音波断層像にお
ける臓器等の自動計測等が求められている。
このような動画像に対する画像処理においては、テレビ
カメラから入力される画像データに対して、任意の垂直
、又は水平同期信号の単位での画像処理が実時間で高速
に処理できることが必要とされる。
〔従来の技術と発明が解決しようとする問題点〕第4図
は従来のフレーム制御方式を説明する図であり、(a)
は画像処理装置の構成例を模式的に示し、(b)はハン
ドシェーク形式のデータ転送の例を示し、(c)はクロ
ック同期方式のデータ転送の例を示している。
本図の(a)は、パイプライン演算器(PM) 1を直
列にカスケード接続し、画像データを各パイプライン演
算器(1’M) lに連続して流すことにより、該画像
データに対する演算を高速に実行できる画像処理装置を
模式的に示したものである。
このような画像処理装置においては、各パイプライン演
算器(PM) 1において、演算対象となる動画像のデ
ータセット、例えば、フレーム単位、或いはライン単位
のデータセットを識別する必要がある。
従来の画像データの転送方式の1つとして、例えば、ハ
ンドシェーク形式がある。
このデータ転送方式においては、(b)図に示したよう
に、そのプロトコルに、データセットの開始と、終了を
示すフラグを付加し、該データセットを受信して画像処
理を行うパイプライン演算器(PM) 1が該終了フラ
グを認識すると、次の画像データを要求する方法をとっ
ていた。
この為、該データセットの切れ口は、各パイプライン演
算器(PM) 1のそれぞれにおいて、単純に管理する
ことができた。
又、このハンドシェーク形式の他の例として、例えば、
画像データに同期したストローブ信号。
或いは、同期信号をパイプライン演算器A 1−+パイ
プライン演算器B1に送信し、パイプライン演算器B1
からのrACKJ信号に基づいて、次の画像データを送
出する方式がある。
何れの方式においても、高速パイプライン演算を行うこ
とを考えると、該ハンドシェーク形式のデータ転送では
、(C)図に示したクロック同期形式のものより、パイ
プライン演算器の演算内容によってはデータ転送の待ち
が生じ、データ転送能力が劣り、動画像を連続して処理
できなくなる。
そこで、制御機構も単純な、(c)図に示したクロック
同期形式をとる場合を考えると、データセットの区切り
が垂直同期信号(V)、又は、水平同期信号(+1)の
データセット無効期間でしか認識できないので、該デー
タセットの区切りを識別しながら演算を行う場合には、
各パイプライン演算器(PM) 1に、いつ有効なデー
タセットが入ってきたかとか、いつ無効なデータセット
になったかを区別することができないと云う問題があっ
た。
従って、テレビカメラ(TV) 3から入力される動画
像に対する画像処理を効率良(行うことができないと云
う問題があった。
本発明は上記従来の欠点に鑑み、クロック同期形式のパ
イプライン演算器を備えた画像処理システムにおいて、
演算対象となるデータセットの識別子(10)を少ない
ハードウェアで、正確に管理することができるフレーム
制御方式を提供することを目的とするものである。
〔問題点を解決するための手段〕
第1図は本発明のパイプライン演算器におけるフレーム
制御方式の原理を説明する図である。
上記の問題点は下記の如くに構成されたフレーム制御方
式によって解決される。
(1)  クロック同期形式のパイプライン演算器1を
直列にカスケード接続し、データを連続に流すことによ
り、演算を実行する計算機システムにおいて、 演算対象となるデータセット 20aの単位を識別する
データ(10) 21a’c備え、該識別データ(10
) 21aに基づいて、上記パイプライン演算器1内の
データセットを管理するように構成する。
(2)上記データセット 20aの単位を識別するデー
タ(10) 21aとして、 該データセット 20aの無効期間を示すフレーム同期
信号線、又はライン同期信号線とは別にデータセット識
別線21を設け、 上記フレーム、又はライン同期信号線上の同期信号と並
列に、該データセラ[6別線21に該データセット識別
データ(10) 21aを流し、各パイプライン演算器
1で該データ識別データ(10) 21aを検出して処
理すべきデータセット20aを管理するように構成する
(3)上記データセット 20aの単位を識別するデー
タ(10) 21aを該データセット 20aの無効期
間にシリアルデータ形式に変換し、 該データセット20aの無効期間を示すフレーム同期信
号線、又はライン同期信号線上に重畳して、パイプライ
ン演算器1間を転送するように構成する。
(4)  各パイプライン演算器1内に、上記シリアル
形式のデータセラ1−識別データ(10) 21aをパ
ラレルデータに変換する回路11と、 該パイプライン演算器1内で生成したパラレルのデータ
セット識別データ(10) 21aをシリアルデータに
変換する回路12とを設け、 前段のパイプライン演算器1から上記変換回路11で受
信してパラレルに変換されたデータセット識別データ(
ID) 21aに基づいてデータを処理した後、該バイ
ブライン演算器1内で生成したパラレルなデータセット
識別データ(10) 21aを上記変換回路12でシリ
アルデータに変換して次段のパイプライン演算器1に転
送するように構成する。
〔作用〕
即ち、本発明によれば、クロック同期形式のパイプライ
ン演算器を直列にカスケード接続し、データを連続に流
すことにより、演算を実行する計X機システムにおいて
、該演算対象となるデータセットの単位をフレーム同期
信号と同期して識別。
制御するフレーム制御方式において、データセット識別
データ(10)を、フレーム同期信号、又はライン同期
信号に、クロックに同期したシリアルデータとして重畳
させるか、又は該フレーム同期信号、又はライン同期信
号と並列に流すことで、該データセットの無効期間に各
パイプライン演算器(PFI’)に転送し、該データセ
ット識別データ(10)直後のデータセットを各パイプ
ライン演算器に識別させ、該データセット識別データ(
ID)に基づいて演算させるようにしたものであるので
、カスチー1′接続された各パイプライン演算器(PM
)に、本発明のフレーム識別データ再生・生成回路を付
加するだけで、データセット識別データ(ID)の語長
にかかわらず、転送パスは高々1本であり、データセッ
トと同期信号の関係に影響を与えない為、高速演算機構
を妨げることなくデータセットの識別。
管理を行うことができる効果がある。
〔実施例〕
以下本発明の実施例を図面によって詳述する。
前述の第1図が本発明のパイプライン演算器におけるフ
レーム制御方式の原理を示した図であり、第2図は本発
明の一実施例を模式的に示した図であり、(a)はフレ
ーム識別データとフレームデータとの関係を示し、(b
)は画像データ処理装置の構成例を模式的に示した図で
あり、第3図は本発明のフレーム識別データ再生・生成
回路の一例を説明する図であって、(a)は回路例を示
し、(b)は動作タイムチャートであって、第2図、第
3図におけるフレーム識別データ線21.及びフレーム
識別データ再生、生成回路11.12が本発明を実施す
るのに必要な手段である。尚、全図を通して同し符号は
同じ対象物を示している。
本実施例においては、高速パイプライン型画像処理プロ
セッサとして、1秒間に、30枚の画像を入力するテレ
ビカメラ(TV) 3からのデータを連続処理できるビ
デオレート画像処理プロセッサを例示する。
このビデオレート画像処理プロセッサは、第2図(a)
図に示したように、1枚の画像の有効区間を示す垂直同
期信号(V)と、1行分の画像の有効区間を示す水平同
期信号(I()に同期した形式で、テレビカメラ(TV
) 3から送られてくる画像データを、例えば、(b)
図に示したカスケード接続されたパイプライン演算器(
PM) 1で逐次、パイプライン処理を行う。
このようなタイプの高速バイフ゛ラインブロセ・ンサで
は、通常、どのフレーム(1枚の画像)からどのフレー
ム迄何フレーム分処理したら良いか。
又、あるフレームのコマ落としく何フレームに1回)処
理をするか、更に、静止画像を1フレ一ム分処理したい
時等に、フレーム識別ができない。
そこで、本発明においては、例えば、第2図(a)に示
すように、フレーム識別データ(10) 21aを、(
b)図に示すフレームデーク識別線21に、シリアルデ
ータに変換して、1枚の画像の有効区間を示す垂直同期
信号(V)、又は、1行分の画像の有効区間を示す水平
同期信号(H)に同期した形式で、その無効期間に並列
に転送する。
或いは、該垂直同期信号(V)線、又は水平同期信号(
II)線の無効期間である同期信号に重畳させて転送す
る。 (第1図参照) 各パイプライン演算器(r’M) 1においては、その
入出力点において、第3図(a)に示したフレーム識別
データ再生、生成回路lL12が設けられており、フレ
ームの識別、演算制御を容易に行うことができる。
第3図の(a)に示したフレーム識別データ再生回路1
1において、垂直同期信号(V)が入力されているのは
、該フレームの無効期間だけ、シリアル/パラレル変換
器11aを動作させるようにする為である。
このシリアル/パラレル変換器11aは、(b) のタ
イムチャートに示すように、例えば、米国電気電子工学
協会(IEEE) 、或いは、日本工業規格(JIS)
等において、rl?5−232CJとして規定されてい
るデータ転送方式と同様に、該フレーム識別信号が最初
に変化した点(α)をスクートとじ、それ以降のデータ
列(フレーム識別データ列)をパラレルデータに変換す
るように機能する。
この(b)図の例では、“01010011”と云う8
ピントからなるフレーム識別データ(rD) 21aを
再生している。
フレーム識別データ生成回路12においては、当該パイ
プライン演算器(PM) 1で入力画像データを処理し
た後、該パイプライン演算器(P?I) 1内において
生成した、パラレルなフレーム識別データ(ID) 2
1aをシリアルに変換して、次のパイプライン演算器(
PM) 1に転送するように機能する。
このようにすることで、各フレーム毎に、フレーム識別
データ(ID) 21aを利用することができる為、該
高速パイプライン演算器(PM) 1の内部においては
、何フレーム目の画像を処理すれば良いか。
又はそのフレームが処理対象の画像であるかを実時間で
識別し、該フレーム識別データ(10) 21aが指示
する画像処理後、次のフレーム識別データ(ID) 2
1aを生成して、次のパイプライン演算器(PM)lで
次の画像処理を行わせることができる。
上記の例はフレーム単位に識別データを転送する例で説
明したが、例えば、水平同期信号(H)を用いることに
より、各ラインデータの単位で、該パイプライン演算器
(r’M) 1に、本発明のデータセット識別データ(
rD) 21aを転送することができる。
このように、本発明は、クロック同期形式のパイプライ
ン演′n器を直列にカスケード接続し、データを連続に
流すことにより、演算を実行する計算機システムで、該
演算対象となるデータセットの単位をフレーム同期信号
と同期して認識、制御するフレーム制御方式において、
例えば、フレーム同期信号と並列に、或いは、該フレー
ム同期信号に重畳させて、データセット識別データ(I
D)をカスケード接続された各パイプライン演算器(P
M)に転送し、それぞれのパイプライン演算器(PM)
においては、その入力部において、シリアル/パラレル
変換器でパラレルデータに変換して認識し、該認識した
データセット識別データ(ID)が指示する画像処理を
施した後、次のパイプライン演算器(r’M)に対する
データセット識別データ(I[])を生成してパラレル
/シリアル変換し、次のバイブライン演算WHI’M)
に転送することを繰り返すことで、カスケード接続され
た各パイプライン演算器(PM)において、動画像デー
タを高速に、且つ連続的に処理するようにした所に特徴
がある。
〔発明の効果〕
以上、詳細に説明したように、本発明のパ・イブライン
演算器におけるフレーム制御方式は、クロック同期形式
のパイプライン演算器(PM)を直列にカスケード接続
し、データを連続に流すことにより、演算を実行する計
算機システムにおいて、該演算対象となるデータセット
の単位をフレーム同期信号と同期して認識、制御するフ
レーム制御方式において、データセット識別データ(T
D)を、例えば、フレーム同期信号に、クロックに同期
したシリアルデータとして重畳させるか、又は該フレー
ム同期信号と並列に流すことで、該データセットの無効
期間に各パイプライン演算器(r’M)に転送し、該デ
ータセット識別データ(10)直後のデータセットを各
パイプライン演算器に識別させ、該データセット識別デ
ータ(10)に基づいて演算させるようにしたものであ
るので、カスケード接続された各パイプライン演算器(
eM)に、本発明のフレーム識別データ再生・生成回路
を付加するだけで、データセット識別データ(10)の
語長にかかわらず、転送バスは高々1本であり、データ
セットと同期信号の関係に影容を与えない為、高速演算
機構を妨げることなくデータセットの識別、管理を行う
ことができる効果がある。
【図面の簡単な説明】
第1図は本発明のパイプライン演算器におけるフレーム
制御方式の原理を示した図。 第2図は本発明の一実施例を模式的に示した図。 第3図は本発明のフレーム識別データ再生・生成回路の
一例を説明する図。 第4図は従来のフレーム制御方式を説明する図。 である。 図面において、 1はパイプライン演算器(PM)、又はパイプライン演
算器A、又はパイプライン演算器B。 11はフレーム識別データ再生回路。 12はフレーム識別データ生成回路。 20は画像データ線、20aはデータセット。 21はデータセット識別線、又はフレームデータ識別線
、又はフレーム識別。 21aはデータセット識別データ、又はフレーム識別デ
ータ。 3はテレビカメラ(TV)。 20ツフ テ゛−2ヤツ1 同其訂8号            
                    −デ“−り
起ツF \ oa 不全eft圀バイフ゛ライン;寅り都、に巧けろフレー
、ど、埠・if港P方jさ(、す、4?、捏?ブテ二、
乙たm茅 1  図 TVCα) イ廷禾のフし一ム舒80オ式゛ン5兇υ月する6早 4
 図 44象ブニヌセJ−[I丁刈=■III’   55(
C) イ、ilt米のフレームら・11軒才氏Σミ牛 4 【 ジえ朗でる圀

Claims (4)

    【特許請求の範囲】
  1. (1)クロック同期形式のパイプライン演算器(1)を
    直列にカスケード接続し、データを連続に流すことによ
    り、演算を実行する計算機システムにおいて、 演算対象となるデータセット(20a)の単位を識別す
    るデータ(21a)を備え、 該識別データ(21a)に基づいて、上記パイプライン
    演算器(1)内のデータセットを管理することを特徴と
    するパイプライン演算器におけるフレーム制御方式。
  2. (2)上記データセット(20a)の単位を識別するデ
    ータ(21a)として、 該データセット(20a)の無効期間を示すフレーム、
    又はライン同期信号線とは別にデータセット識別線(2
    1)を設け、 上記フレーム同期信号線、又はライン同期信号線上のフ
    レーム同期信号、又はライン同期信号と並列に、該デー
    タセット識別線(21)に該データセット識別データ(
    21a)を流し、 各パイプライン演算器(1)で該データ識別データ(2
    1a)を検出して処理すべきデータセット(20a)を
    管理することを特徴とする特許請求の範囲第1項に記載
    のパイプライン演算器におけるフレーム制御方式。
  3. (3)上記データセット(20a)の単位を識別するデ
    ータ(21a)を該データセット(20a)の無効期間
    にシリアルデータ形式に変換し、 該データセット(20a)の無効期間を示すフレーム同
    期信号線、又はライン同期信号線上に重畳して、パイプ
    ライン演算器(1)間を転送することを特徴とする特許
    請求の範囲第1項に記載のパイプライン演算器における
    フレーム制御方式。
  4. (4)各パイプライン演算器(1)内に、上記シリアル
    形式のデータセット識別データ(21a)をパラレルデ
    ータに変換する回路(11)と、 該パイプライン演算器(1)内で生成したパラレルのデ
    ータセット識別データ(21a)をシリアルデータに変
    換する回路(12)とを設け、 前段のパイプライン演算器(1)から上記変換回路(1
    1)で受信してパラレルに変換されたデータセット識別
    データ(21a)に基づいてデータを処理した後、該パ
    イプライン演算器(1)内で生成したパラレルなデータ
    セット識別データ(21a)を上記変換回路(12)で
    シリアルデータに変換して、次段のパイプライン演算器
    (1)に転送することを特徴とする特許請求の範囲第1
    項に記載のパイプライン演算器におけるフレーム制御方
    式。
JP62321860A 1987-12-18 1987-12-18 パイプライン演算器におけるフレーム制御方式 Pending JPH01162990A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62321860A JPH01162990A (ja) 1987-12-18 1987-12-18 パイプライン演算器におけるフレーム制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62321860A JPH01162990A (ja) 1987-12-18 1987-12-18 パイプライン演算器におけるフレーム制御方式

Publications (1)

Publication Number Publication Date
JPH01162990A true JPH01162990A (ja) 1989-06-27

Family

ID=18137225

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62321860A Pending JPH01162990A (ja) 1987-12-18 1987-12-18 パイプライン演算器におけるフレーム制御方式

Country Status (1)

Country Link
JP (1) JPH01162990A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5014233A (ja) * 1973-06-07 1975-02-14
JPS61260369A (ja) * 1985-05-15 1986-11-18 Hitachi Ltd 部分画像選択受信装置
JPS62262185A (ja) * 1986-05-09 1987-11-14 Mitsubishi Precision Co Ltd パイプライン制御方式

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5014233A (ja) * 1973-06-07 1975-02-14
JPS61260369A (ja) * 1985-05-15 1986-11-18 Hitachi Ltd 部分画像選択受信装置
JPS62262185A (ja) * 1986-05-09 1987-11-14 Mitsubishi Precision Co Ltd パイプライン制御方式

Similar Documents

Publication Publication Date Title
CN110581988A (zh) 一种信号质量检测方法、装置、电子设备及存储介质
JPH01162990A (ja) パイプライン演算器におけるフレーム制御方式
JP2757668B2 (ja) 画像解析装置
JP2513759B2 (ja) ビデオレ―ト画像処理方式
CN113271476A (zh) 一种提升视频数据流帧的同步方法、设备、装置及系统
JPS6214280A (ja) 画像処理装置
JPH11259434A (ja) 並列データ処理装置とそれを用いた外観検査装置
JP2023156859A (ja) 画像処理装置
KR20160034638A (ko) 영상 감시를 위한 영상 처리방법 및 장치
US8194137B2 (en) Image frame transmission method for data overrun control
JPH039485A (ja) 画像処理装置
JPH03196232A (ja) マルチプロセッサ及びその異常診断方法
CN118747836A (zh) 视觉信息解算神经网络、装置及方法
JPH0374779A (ja) 画像処理プロセッサの同期調整方式
KR0141719B1 (ko) 비디오버스를 이용한 영상데이타 전송장치
KR20040086931A (ko) 디이비아이 포트를 이용한 피씨환경 디브알 시스템의 영상캡처보드 칩셋팅 방법
JPH0319069A (ja) マルチプロセッサの異常診断方式
JPS63274279A (ja) 動画処理装置
JPH01311378A (ja) 画像処理装置
TW201838401A (zh) 物件追蹤系統及其方法
JPS62118479A (ja) 情報処理システム
CN116805958A (zh) 硬盘录像设备和异源输出方法
JPH0210975B2 (ja)
JP2018182551A (ja) 撮像装置
JPS6113379A (ja) 画像処理装置