JPH01165144A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH01165144A JPH01165144A JP32451087A JP32451087A JPH01165144A JP H01165144 A JPH01165144 A JP H01165144A JP 32451087 A JP32451087 A JP 32451087A JP 32451087 A JP32451087 A JP 32451087A JP H01165144 A JPH01165144 A JP H01165144A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring
- wiring layer
- insulating film
- pattern size
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 18
- 239000010410 layer Substances 0.000 claims description 56
- 239000004020 conductor Substances 0.000 claims description 5
- 239000011229 interlayer Substances 0.000 claims description 3
- 230000000694 effects Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置に関し、特に配線層の段切れを防
止した多層配線型の半導体装置に関する。
止した多層配線型の半導体装置に関する。
従来、この種の半導体装置では、第１層目と第２層目の
配線をつなぐ接続用の開口部（以降コンタクトホールと
称す）近傍の部分を製造時における位置等のずれを考慮
した広めのパターンサイズにしており、しかも第１層及
び第２層目の配線が同一のサイズになっている場合が多
い。
配線をつなぐ接続用の開口部（以降コンタクトホールと
称す）近傍の部分を製造時における位置等のずれを考慮
した広めのパターンサイズにしており、しかも第１層及
び第２層目の配線が同一のサイズになっている場合が多
い。
第３図（ａ）及び（ｂ）はそれぞれ従来の半導体装置の
第１の例の平面図及びＢ−Ｂ’線断面図である。
第１の例の平面図及びＢ−Ｂ’線断面図である。
この従来例は、絶縁膜１上に第１層目の配線層２′を設
け、配線層２′上にコンタクトホールを開口した絶縁膜
３を設け、その上にコンタクトホールを通して配線層２
′と接続しかつパターンサイズが同一の第２層目の配線
層４′を設け、更にその上に絶縁膜５を介して第３層目
の配線層６′を設けた構造をしている。
け、配線層２′上にコンタクトホールを開口した絶縁膜
３を設け、その上にコンタクトホールを通して配線層２
′と接続しかつパターンサイズが同一の第２層目の配線
層４′を設け、更にその上に絶縁膜５を介して第３層目
の配線層６′を設けた構造をしている。
このようにコンタクトホール近傍の互いに接続した第１
及び第２層目の配線層２′及び４′のパターンサイズが
同じになっていると、２層分の段差が出来てしまい、そ
の上に第３層目の配線層６′が配置されると段差の部分
のステップ力バレ−ジが非常に悪くなる。
及び第２層目の配線層２′及び４′のパターンサイズが
同じになっていると、２層分の段差が出来てしまい、そ
の上に第３層目の配線層６′が配置されると段差の部分
のステップ力バレ−ジが非常に悪くなる。
第４図（ａ）及び（ｂ）はそれぞれ従来の半導体装置の
第２の例の平面図及びｃ−ｃ’線断面図である。
第２の例の平面図及びｃ−ｃ’線断面図である。
この例は、絶縁膜１上に第１層目の配線層２ａを所定の
間隔ｌ′をおいて配置し、配線層２ａ’上にコンタクト
ホールを開口した絶縁膜３を形成した後その上に第１層
目の配線層２ａ’よりもパターンサイズの小さい第２層
目の配線層４ａ’を設け、更にその上に絶縁膜５を介し
て第３層目の配線層６′を設けた構造をしている。
間隔ｌ′をおいて配置し、配線層２ａ’上にコンタクト
ホールを開口した絶縁膜３を形成した後その上に第１層
目の配線層２ａ’よりもパターンサイズの小さい第２層
目の配線層４ａ’を設け、更にその上に絶縁膜５を介し
て第３層目の配線層６′を設けた構造をしている。
この第２の例では、コンタクトホールの近傍の第１及び
第２層目の導体層２ａ’及び４ａ’のパターンサイズが
違うので、段差の部分の傾斜が緩やかになり第３層目の
配線層６′のステップカバレージは大幅に改善される。
第２層目の導体層２ａ’及び４ａ’のパターンサイズが
違うので、段差の部分の傾斜が緩やかになり第３層目の
配線層６′のステップカバレージは大幅に改善される。
しかし、コンタクトホールの近傍の第１層目の配線層２
ａ’のパターンサイズを大きくしたうえに互いに所定の
間隔ｌ′をおいて配置されるので、パターンサイズを大
きくした分だけ面積を余分に必要とし半導体装置の高密
度化を阻害することになる。
ａ’のパターンサイズを大きくしたうえに互いに所定の
間隔ｌ′をおいて配置されるので、パターンサイズを大
きくした分だけ面積を余分に必要とし半導体装置の高密
度化を阻害することになる。
第５図は従来の半導体装置の第３の例の平面図である。
この第３の例では、行方向に配置した第１層目の配線層
２Ｃの両脇（上下）に所定の間隔ｌ′をおいて配線層２
ａ’を配置し、コンタクトホールを通して第１層目の配
線層２ａ’と接続されかつ第１層目の配線層２Ｃを跨い
で列方向に配置した第２層目の配線層４Ｃにより互いに
接続されたパターンサイズの小さな配線層４ａ’を設け
ている。これは、第２の例を応用した例である。
２Ｃの両脇（上下）に所定の間隔ｌ′をおいて配線層２
ａ’を配置し、コンタクトホールを通して第１層目の配
線層２ａ’と接続されかつ第１層目の配線層２Ｃを跨い
で列方向に配置した第２層目の配線層４Ｃにより互いに
接続されたパターンサイズの小さな配線層４ａ’を設け
ている。これは、第２の例を応用した例である。
上述した従来の半導体装置は、コンタクトホール近傍の
上下の配線パターンサイズが同じか単に上層より下層の
配線パターンサイズを大きくしであるだけなので、段差
が大きくてステップカバレージが悪くなり半導体装置の
品質・信頼性が低下するという欠点あるいは段差の傾斜
が緩くステップカバレージが改善されたとしても面積利
用効率が悪化して半導体装置の高密度化が阻害されると
いう欠点がある。
上下の配線パターンサイズが同じか単に上層より下層の
配線パターンサイズを大きくしであるだけなので、段差
が大きくてステップカバレージが悪くなり半導体装置の
品質・信頼性が低下するという欠点あるいは段差の傾斜
が緩くステップカバレージが改善されたとしても面積利
用効率が悪化して半導体装置の高密度化が阻害されると
いう欠点がある。
本発明の半導体装置は、眉間絶縁膜を介して積、Ｍされ
かつ前記層間絶縁膜に形成した接続用の開口部を通して
接続された第１及び第２の導体層を少くとも有する多層
配線型の半導体装置において、前記第１及び第２の導体
層の前記開口部近傍のパターンが互いに異る。
かつ前記層間絶縁膜に形成した接続用の開口部を通して
接続された第１及び第２の導体層を少くとも有する多層
配線型の半導体装置において、前記第１及び第２の導体
層の前記開口部近傍のパターンが互いに異る。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図（ａ）及び（ｂ）はそれぞれ本発明の第１の実施
例の平面図及びＡ−Ａ’線断面図である。
例の平面図及びＡ−Ａ’線断面図である。
この実施例は、絶縁膜１の上に第２の例と同様に所定の
間隔ｅ′をおいて第１層目のパターンサイズの大きな配
線層２ａとパターンサイズの小さな配線層２ｂとを設け
、配線層２ａ及び２ｂ上にコンタクトホールを開口した
絶縁膜３を設け、配線層２ａ及び２ｂ上にそれぞれに接
続明した第２層目のパターンサイズの小さな配線層４ａ
及びパターンサイズの大きな配線層４ｂを設け、更にそ
の上に絶縁膜５を介して第３層目の配線層６を設けた構
造をしている。
間隔ｅ′をおいて第１層目のパターンサイズの大きな配
線層２ａとパターンサイズの小さな配線層２ｂとを設け
、配線層２ａ及び２ｂ上にコンタクトホールを開口した
絶縁膜３を設け、配線層２ａ及び２ｂ上にそれぞれに接
続明した第２層目のパターンサイズの小さな配線層４ａ
及びパターンサイズの大きな配線層４ｂを設け、更にそ
の上に絶縁膜５を介して第３層目の配線層６を設けた構
造をしている。
この実施例では、コンタクトホール近傍の配線パターン
サイズが第１層目が大きいものと第２層目の方が大きい
ものとを隣に配置しているので、段差部の傾斜が緩くな
ってステップカバレージが向上すると共に隣り同士の間
隔がパターンサイズの大きい第１層目の配線層２ａと第
２層目の配線層４ｂとの水平方向の間隔！となり、これ
は間隔２′よりも狭いので面積利用効率は低下せず高密
度化の妨げにならない。
サイズが第１層目が大きいものと第２層目の方が大きい
ものとを隣に配置しているので、段差部の傾斜が緩くな
ってステップカバレージが向上すると共に隣り同士の間
隔がパターンサイズの大きい第１層目の配線層２ａと第
２層目の配線層４ｂとの水平方向の間隔！となり、これ
は間隔２′よりも狭いので面積利用効率は低下せず高密
度化の妨げにならない。
第２図は本発明の第２の実施例の平面図である。
この実施例は第１の実施例を応用して、第３の従来例と
同様のパターンを実現したものであり、第１層目のパタ
ーンサイズの方が大きくなる部分の配線層２ａ及び４ａ
の重層ブロックと第２層目のパターンサイズの方が大き
な部分の配線層２ｂ及び４ｂの重層ブロックとが間隔ｌ
で交互に配置されている。
同様のパターンを実現したものであり、第１層目のパタ
ーンサイズの方が大きくなる部分の配線層２ａ及び４ａ
の重層ブロックと第２層目のパターンサイズの方が大き
な部分の配線層２ｂ及び４ｂの重層ブロックとが間隔ｌ
で交互に配置されている。
この実施例では、第３の従来例に比べて、面積が１２．
５％程度縮小される。
５％程度縮小される。
以上、本発明の実施例では、パターンサイズを変えたも
ののみ説明したが、この他に本発明では、その他に上下
の配線パターンの位置をずらしたり、あるいはパターン
の形状を変えたりして同様の効果を得るものでも良い。
ののみ説明したが、この他に本発明では、その他に上下
の配線パターンの位置をずらしたり、あるいはパターン
の形状を変えたりして同様の効果を得るものでも良い。
以上説明した様に本発明は、コンタクトホール近傍の互
いに接続された上下の配線パターンの大きさや形等の組
合せを隣り同士変えることによって、段差の傾斜を緩和
してステップカバレージを向上すると共に配線の間隔を
狭めて面積利用効率を改善し、より一層高密度化した品
質・信頼性の高い半導体装置を提供できるという効果が
ある。
いに接続された上下の配線パターンの大きさや形等の組
合せを隣り同士変えることによって、段差の傾斜を緩和
してステップカバレージを向上すると共に配線の間隔を
狭めて面積利用効率を改善し、より一層高密度化した品
質・信頼性の高い半導体装置を提供できるという効果が
ある。
第１図（ａ）及び（ｂ）はそれぞれ本発明の第４図（ａ
）、（ｂ）はそれぞれ従来の半導体装置の第１及び第２
の例の平面図、Ｂ−Ｂ’及びＣ−Ｃ′線断面図、第５図
は従来の半導体装置の第３の例の平面図である。 １・・・絶縁膜、２’ 、２ａ、２ａ’ 、２ｂ、２ｂ
。 ２ ｃ−・−配線層、３・・・絶縁膜、４’ 、４ａ、
４ａ。 ４ｂ、４ｃ・・・配線層、５・・・絶縁膜、６．６′・
・・配線層。
）、（ｂ）はそれぞれ従来の半導体装置の第１及び第２
の例の平面図、Ｂ−Ｂ’及びＣ−Ｃ′線断面図、第５図
は従来の半導体装置の第３の例の平面図である。 １・・・絶縁膜、２’ 、２ａ、２ａ’ 、２ｂ、２ｂ
。 ２ ｃ−・−配線層、３・・・絶縁膜、４’ 、４ａ、
４ａ。 ４ｂ、４ｃ・・・配線層、５・・・絶縁膜、６．６′・
・・配線層。
Claims (1)
- 層間絶縁膜を介して積層されかつ前記層間絶縁膜に形
成した接続用の開口部を通して接続された第１及び第２
の導体層を少くとも有する多層配線型の半導体装置にお
いて、前記第１及び第２の導体層の前記開口部近傍のパ
ターンが互いに異ることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62324510A JPH0824142B2 (ja) | 1987-12-21 | 1987-12-21 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62324510A JPH0824142B2 (ja) | 1987-12-21 | 1987-12-21 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01165144A true JPH01165144A (ja) | 1989-06-29 |
| JPH0824142B2 JPH0824142B2 (ja) | 1996-03-06 |
Family
ID=18166606
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62324510A Expired - Lifetime JPH0824142B2 (ja) | 1987-12-21 | 1987-12-21 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0824142B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52149990A (en) * | 1976-06-09 | 1977-12-13 | Hitachi Ltd | Production of multilayer wirings |
| JPS6489468A (en) * | 1987-09-30 | 1989-04-03 | Toshiba Corp | Semiconductor device |
-
1987
- 1987-12-21 JP JP62324510A patent/JPH0824142B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52149990A (en) * | 1976-06-09 | 1977-12-13 | Hitachi Ltd | Production of multilayer wirings |
| JPS6489468A (en) * | 1987-09-30 | 1989-04-03 | Toshiba Corp | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0824142B2 (ja) | 1996-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2009076909A (ja) | ストレージノードを有する半導体装置及びその形成方法 | |
| US4587549A (en) | Multilayer interconnection structure for semiconductor device | |
| JPH03173433A (ja) | 半導体集積回路装置 | |
| US10566286B2 (en) | High bandwidth routing for die to die interposer and on-chip applications | |
| JP2924088B2 (ja) | 半導体装置 | |
| US7951703B2 (en) | Interconnections for integrated circuits | |
| JPS61140149A (ja) | 半導体集積回路装置 | |
| JPH0824142B2 (ja) | 半導体装置 | |
| JPS63260054A (ja) | 半導体集積回路装置 | |
| JPS5929441A (ja) | 半導体装置の多層配線構造 | |
| JPH08213466A (ja) | 半導体集積回路 | |
| JP2738145B2 (ja) | 半導体装置 | |
| JP2002231943A (ja) | 半導体装置 | |
| JP2005236091A (ja) | 多層配線基板 | |
| JPS61240652A (ja) | 半導体集積回路装置 | |
| JP2534714B2 (ja) | 半導体装置 | |
| JP2762844B2 (ja) | 半導体装置 | |
| JPH03278560A (ja) | 半導体装置 | |
| JP2589097B2 (ja) | プリント配線板 | |
| JPH0645474A (ja) | 半導体装置 | |
| KR101035592B1 (ko) | 콘택홀 간을 연결하는 연결부와 비아홀 간을 연결하는연결부가 일직선 상에 배치된 반도체 소자 | |
| JPH10125775A (ja) | 多層配線半導体集積回路の層間接続装置 | |
| JPH0513576A (ja) | 半導体集積回路の配線処理方法 | |
| JPH079937B2 (ja) | 半導体装置の配線構造 | |
| JPH0233952A (ja) | 半導体集積回路 |