JPH03278560A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH03278560A JPH03278560A JP7988990A JP7988990A JPH03278560A JP H03278560 A JPH03278560 A JP H03278560A JP 7988990 A JP7988990 A JP 7988990A JP 7988990 A JP7988990 A JP 7988990A JP H03278560 A JPH03278560 A JP H03278560A
- Authority
- JP
- Japan
- Prior art keywords
- interconnection
- wiring
- hole
- width
- layer wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 13
- 230000002411 adverse Effects 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 43
- 230000000694 effects Effects 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特に、三層以上の多層配線
構造を有する半導体装置に関する。
構造を有する半導体装置に関する。
第３図（ａ）はこの種の半導体装置の従来例の平面図、
第３図（ｂ）は第３図（ａ）のＢ−Ｂ線に沿う断面図で
ある。
第３図（ｂ）は第３図（ａ）のＢ−Ｂ線に沿う断面図で
ある。
本従来例は、最下層配線であって配線幅Ｗの第１層配線
１と、この第１層配線１と直角方向に布線されている第
２層配線２と、第１層配線１と同じ方向に布線され、最
上層配線である第３層配線３とを有しており、第２層配
線２と第３層配線３とは、スルーホール（下層配線間の
スルーホールと区別するため、以下第２スルーホールと
いう）４により接続されている。この第２スルーホール
４は、層間絶縁膜７において選択的に設けられており、
第１層配線１と第２層配線２とは層間絶縁膜６により電
気的に分離されている。
１と、この第１層配線１と直角方向に布線されている第
２層配線２と、第１層配線１と同じ方向に布線され、最
上層配線である第３層配線３とを有しており、第２層配
線２と第３層配線３とは、スルーホール（下層配線間の
スルーホールと区別するため、以下第２スルーホールと
いう）４により接続されている。この第２スルーホール
４は、層間絶縁膜７において選択的に設けられており、
第１層配線１と第２層配線２とは層間絶縁膜６により電
気的に分離されている。
上述した従来の半導体装置は、第３図（ａ） 、 （ｂ
）に示されるように、第２スルーホール４が第１層配線
１と平面パターン上に重なる場合、第２スルーホール４
形成時に、第１層配線１のエツジ８の影響を受け、第２
スルーホール４の形状が第１層配線のエツジ８で凹凸に
なることかあり、第３層配線３においてパターンのくず
れ９が生じ、ステップカバレージが悪化し、信頼性上問
題となることがある。
）に示されるように、第２スルーホール４が第１層配線
１と平面パターン上に重なる場合、第２スルーホール４
形成時に、第１層配線１のエツジ８の影響を受け、第２
スルーホール４の形状が第１層配線のエツジ８で凹凸に
なることかあり、第３層配線３においてパターンのくず
れ９が生じ、ステップカバレージが悪化し、信頼性上問
題となることがある。
この対策として、第２スルーホール４の形状に悪影響を
与える第１層配線１のエツジ８が第２スルーホール４内
に位置しないよう制約を設けることが考えられるが、配
線使用率が高くなると、このような制約は実現困難とな
る。また、第１層配線１上に第２スルーホール４を設け
、この第２スルホール４内に悪影響を与える第１層配線
のエツジ８が無いようにすることも考えられる。しかし
、従来の３層配線構造では、第２スルーホール４の大き
さは第１層配線１の配線幅Ｗより大きいため、上述の対
策を実行しようとすると、第２スルーホール４の寸法を
第１層配線１Ｗより小さくしなければならない。この場
合、スルーホールの無理な微細化は開孔不良の発生、接
触抵抗の増大につながるという問題点がある。
与える第１層配線１のエツジ８が第２スルーホール４内
に位置しないよう制約を設けることが考えられるが、配
線使用率が高くなると、このような制約は実現困難とな
る。また、第１層配線１上に第２スルーホール４を設け
、この第２スルホール４内に悪影響を与える第１層配線
のエツジ８が無いようにすることも考えられる。しかし
、従来の３層配線構造では、第２スルーホール４の大き
さは第１層配線１の配線幅Ｗより大きいため、上述の対
策を実行しようとすると、第２スルーホール４の寸法を
第１層配線１Ｗより小さくしなければならない。この場
合、スルーホールの無理な微細化は開孔不良の発生、接
触抵抗の増大につながるという問題点がある。
（課題を解決するための手段）
本発明の半導体装置は、
多層配線構造を有し、該多層配ｍ構造は、上層配線であ
る第１の配線と、該第１の配線よりも下層に属する第２
の配線と、該第２の配線よりも下層に属する第３の配線
とを具備し、前記第１の配線と第２の配線とはスルーホ
ールを介して接続されている半導体装置において、前記
第３の配線における前記スルーホールと交差する部分の
配線幅は、該第３の配線の他の部分の配線幅より大きく
形成されており、前記スルーホ−ルは、平面パターン上
、前記第３の配線の部分的に配線幅が大きい部分の内側
に位置していることを特徴とする。
る第１の配線と、該第１の配線よりも下層に属する第２
の配線と、該第２の配線よりも下層に属する第３の配線
とを具備し、前記第１の配線と第２の配線とはスルーホ
ールを介して接続されている半導体装置において、前記
第３の配線における前記スルーホールと交差する部分の
配線幅は、該第３の配線の他の部分の配線幅より大きく
形成されており、前記スルーホ−ルは、平面パターン上
、前記第３の配線の部分的に配線幅が大きい部分の内側
に位置していることを特徴とする。
第２スルーホール下に位置する下層配線の幅を部分的に
大きくすることにより、この第２スルーホールに凹凸が
生じず、最上層配線のくずれが発生しない。また、スル
ーホールの大きさは変更を要しないため、接触抵抗の増
大等の問題が生じない。さらに、このような配線形状の
変更は、マスクパターンの変更により比較的容易に実現
できる。
大きくすることにより、この第２スルーホールに凹凸が
生じず、最上層配線のくずれが発生しない。また、スル
ーホールの大きさは変更を要しないため、接触抵抗の増
大等の問題が生じない。さらに、このような配線形状の
変更は、マスクパターンの変更により比較的容易に実現
できる。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図（ａ）は本発明の半導体装置の一実施例の平面図
、第１図（ｂ）は第１図（ａ）のＡ−Ａ＠に沿う配線図
である。
、第１図（ｂ）は第１図（ａ）のＡ−Ａ＠に沿う配線図
である。
本実施例が第３図の従来例と異なる点は、第１層配線１
において、第２スルーホール４と交差する部分の幅Ｗ１
が、他の部分の幅Ｗ２より大きく形成されている点、お
よび第２スルーホール４は、平面パターン上、その幅が
広げられた部分内に位置している点である。
において、第２スルーホール４と交差する部分の幅Ｗ１
が、他の部分の幅Ｗ２より大きく形成されている点、お
よび第２スルーホール４は、平面パターン上、その幅が
広げられた部分内に位置している点である。
このような構造とすることにより、第１図（ｂ）に示さ
れるように、第３層配線３においてくずれが発生せず、
ステップカバーレージか悪化しない。
れるように、第３層配線３においてくずれが発生せず、
ステップカバーレージか悪化しない。
第２図は、本発明の半導体装置の他の実施例の平面図で
ある。
ある。
本実施例では、第２層配線２と第３層配線３とを接続す
る第２スルーホール４のサイズを大きくしたいときに、
サイズを大きくするのではなく、このスルーホール４の
個数を増加させたものであり、このようにすると実質的
にスルーホールサイズの増大になり、しかも第１層配線
１のエツジの影響を受けなくてすむという利点かある。
る第２スルーホール４のサイズを大きくしたいときに、
サイズを大きくするのではなく、このスルーホール４の
個数を増加させたものであり、このようにすると実質的
にスルーホールサイズの増大になり、しかも第１層配線
１のエツジの影響を受けなくてすむという利点かある。
以上説明したように本発明は、下層配線の第２スルーホ
ール下に位置する部分の幅を大きくすることにより、こ
の下層配線のエツジによる悪影響が第２スルーホール内
で生しないようにでき、半導体装置の信頼性を向上させ
ることができるという効果がある。
ール下に位置する部分の幅を大きくすることにより、こ
の下層配線のエツジによる悪影響が第２スルーホール内
で生しないようにでき、半導体装置の信頼性を向上させ
ることができるという効果がある。
【図面の簡単な説明】
第１図（ａ）は本発明の半導体装置の一実施例の平面図
、第１図（ｂ）は第１図（ａ）のＡ−Ａ線に沿う断面図
、第２図は本発明の半導体装置の他の実施例の平面図５
第３図（ａ）は従来例の平面図、第３図（ｂ）は第３図
（ａ） ある。 １・・・第１層配線、 ３・・・第３層配線、 のＢ−Ｂ線に沿う断面図で ２・・・第２層配線、 ５・・・第１層配線１を部分的に太くした領域、６−１
−２層間絶縁膜、 ７−２−３層間絶縁膜、 ８−・第１層配線のエツジ、 ９−・スルーホールパターンのくずれ、Ｗ、、Ｗ２−・
・第１層配線１の配線幅。
、第１図（ｂ）は第１図（ａ）のＡ−Ａ線に沿う断面図
、第２図は本発明の半導体装置の他の実施例の平面図５
第３図（ａ）は従来例の平面図、第３図（ｂ）は第３図
（ａ） ある。 １・・・第１層配線、 ３・・・第３層配線、 のＢ−Ｂ線に沿う断面図で ２・・・第２層配線、 ５・・・第１層配線１を部分的に太くした領域、６−１
−２層間絶縁膜、 ７−２−３層間絶縁膜、 ８−・第１層配線のエツジ、 ９−・スルーホールパターンのくずれ、Ｗ、、Ｗ２−・
・第１層配線１の配線幅。
Claims (1)
- 【特許請求の範囲】 １、多層配線構造を有し、該多層配線構造は、上層配線
である第１の配線と、該第１の配線よりも下層に属する
第２の配線と、該第２の配線よりも下層に属する第３の
配線とを具備し、前記第１の配線と第２の配線とはスル
ーホールを介して接続されている半導体装置において、 前記第３の配線における前記スルーホールと交差する部
分の配線幅は、該第３の配線の他の部分の配線幅より大
きく形成されており、前記スルーホールは、平面パター
ン上、前記第３の配線の部分的に配線幅が大きい部分の
内側に位置していることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7988990A JPH03278560A (ja) | 1990-03-28 | 1990-03-28 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7988990A JPH03278560A (ja) | 1990-03-28 | 1990-03-28 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03278560A true JPH03278560A (ja) | 1991-12-10 |
Family
ID=13702834
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7988990A Pending JPH03278560A (ja) | 1990-03-28 | 1990-03-28 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03278560A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5713262A (en) * | 1995-06-12 | 1998-02-03 | Toyota Jidosha Kabushiki Kaisha | Engine piston having a recess defined in the lower surface of the head |
-
1990
- 1990-03-28 JP JP7988990A patent/JPH03278560A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5713262A (en) * | 1995-06-12 | 1998-02-03 | Toyota Jidosha Kabushiki Kaisha | Engine piston having a recess defined in the lower surface of the head |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5672894A (en) | Semiconductor device | |
| JPH0329342A (ja) | 半導体装置 | |
| JPS6343895B2 (ja) | ||
| JPH0783053B2 (ja) | 半導体装置 | |
| JP2001015643A (ja) | 有機ランド・グリッド・アレイ（ｏｌｇａ）パッケージとｏｌｇａを含む集積回路パッケージ | |
| US5955788A (en) | Semiconductor device having multilevel wiring with improved planarity | |
| JP2693750B2 (ja) | 半導体装置 | |
| JPH0824142B2 (ja) | 半導体装置 | |
| US7152313B2 (en) | Package substrate for integrated circuit and method of making the substrate | |
| JP2007317924A (ja) | 半導体集積回路 | |
| KR0140683B1 (ko) | 반도체 소자의 배선구조 | |
| JP3814569B2 (ja) | 集積回路 | |
| JP2006344639A (ja) | 半導体集積回路 | |
| JPH05275531A (ja) | 半導体装置のレイアウト方法 | |
| JP2710253B2 (ja) | 半導体集積回路の多層配線構造 | |
| JPH0233952A (ja) | 半導体集積回路 | |
| JPH04162669A (ja) | 半導体集積回路 | |
| JPH07106416A (ja) | 半導体素子の配線構造 | |
| JPH0467656A (ja) | 半導体装置 | |
| JPH081929B2 (ja) | 半導体装置 | |
| JPH0783054B2 (ja) | 半導体装置 | |
| JPH04287347A (ja) | 半導体素子の接続装置及び其の製造方法 | |
| JPH0624220B2 (ja) | 半導体装置 | |
| JPH04171824A (ja) | 半導体装置 | |
| JPH11154738A (ja) | 半導体装置 |