JPH01166487A - 記憶調光装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明は１本のフェーダに対応して複数の照明負荷の照
明レベル（シーン）を記憶し、このようなフェーダが複
数設けゝられる記憶調光装置に関する。

背景技術 調光装置は操作手段によって設定された複数の照明負荷
の照明レベルの実現、および複数の照明負荷の照明レベ
ルの集合である場面（シーン）の移行（クロスフェード
）を実現する装置である。

そのクロスフェードは照明レベルを緩やかに変化させ、
なおかつ操作に忠実でなければならない。

従来では、プリセットフェーダと呼ばれる複数のフェー
ダが設けられ、この１本のフェーダによって１つのチャ
ンネルの照明負荷の照明レベルを設定、あるいは操作す
る方法が採用されていた。

しかしながら、多様化する照明演出に対応するために、
近年ではいわゆるサブマスタフェーダと呼ばれるフェー
ダが設けられる。このサブマスタフェーダの１本に対応
して、複数のチャンネルの照明負荷の照明レベル（シー
ン）を、メモリに予しめストアしておく、このサブマス
タフェーダを複数操作してシーンの合成など多様な照明
演出を実現するという方式も普及してきている。

このような調光装置においてクロスフェードに当っては
、各フエー′ダからの信号にクロスフェード演算が施さ
れる。たとえばＡ段からＢ段へのクロスフェードにおい
て、Ａ段りロスフェーダからの信号ｃｆａおよびＢ段の
クロスフェーダからの信号ｃｆｂと、Ａ段のサブマスク
フェーダからの信号ｓ　ａ　ｊ　（ｊ　＝　１　、２　
、　・−、ｍ　）およびＢ段のサブマスタフェーダから
の信号ｓｂｊと、記憶装置に記憶されるデータＭｉｊと
が演算部に与えられる。演算部では、次式で示される演
算が各信号に施されて、得られた調光制御信号Ｆｉによ
って各照明負荷が制御される。

Ｆｉ＝ＭＡＸ（（ｃｆａｘｓａｊ＋ｃｆｂＸｓｂｊ）Ｘ
Ｍｉ］・・・（１） しかし、このような演算では、たとえば同一のシーンを
異なるサブマスタフェーダに対応する記憶領域に記憶し
、それぞれ現シーンおよび次シーンに設定した場合にク
ロスフェードを行うと、クロスフェードの途中において
照明レベルが低下し、いわゆるデイツプがＷ生じてしま
う。

第　　１　　表 たとえば第１表に示されるように、Ａ段のサブマスクフ
ェーダにおいて、チャンネルＣＨＩからチャンネルＣＨ
５までのレベルをそれぞれ３０％、５０％、８０％、０
％、１００％に設定し、Ｂ段のサブマスタフェーダのチ
ャンネルＣＨＩからチャンネルＣＨ５までのレベルをそ
れぞれ３０％、５０％、８０％、１００％、０％に設定
して、Ａ段からＢ段へのクロスフェードを行う。

なおこのとき、クロスフェードの５０％の進行途中にお
ける各照明負荷の照明レベルは、第１式によって計算す
ると、それぞれ１５％、２５％、４０％、５０％、５０
％になる。各チャンネルにおける照明レベルの変化は第
６図に示される。クロスフェードの途中において、チャ
ンネルＣＨＩ、チャンネルＣＨ２、チャンネルＣＨ３に
おいて照明レベルのデイツプが見られる。

目　　　的 本発明の目的は、°上述の問題点を解決し、クロスフェ
ードの途中においても不所望な照明レベルの低下を生じ
ず、繰作に忠実なりロスフェードを行うことができる調
光装置を提供することである。

実施例 第１図は本発明の一実施例の調光装置１の構成を示すブ
ロック図である。調光装置１は、２つのフェーダＣＦａ
、ＣＦｂを含むクロスフェーダＣＦと、複数のフェーダ
Ｓａｊ　（ｊ＝１，２．・・・。

ｍ）と、やはり複数のフェーダＳｂｊから構成されるサ
ブマスタフェーダｓｂと、記憶装置！４と、演算部２と
、サンプルホールド回路３とを含んで構成される。

記憶調光装置１において、演算部２にはクロスフェーダ
ＣＦからの信号ｃｆａ、ｃｆｂと、サブマスタフェーダ
Ｓａからの信号５ａｊ（ｊ＝１゜２、・・・、ｍ）と、
サブマスタフェーダｓｂからの信号ｓｂｊ　（ｊ＝１．
２．・・・、ｍ）と、記憶装置４に記憶されているデゝ
−タＭｉｊとが与えられる。

演算部２でζよ次式で示される演算を施し、調光信号Ｆ
ｉが得られる。

Ｆｉ＝ｃｆａＸＭＡＸ（ｓａｊＸＭｉｊ）＋ｃｆｂｘＭ
ＡＸ（ｓｂｊｘＭｉｊ）　　　　　　　−（２）調光信
号Ｆｉはサンプルホールド回路３に与えられる。サンプ
ルホールド回路３の出力は、チャンネル毎に設けられる
調光器などに与えられる。

調光器はこの信号に従って照明負荷の照明レベルを制御
する。

第２図は、本発明の一実施例である記憶調光装置１ａの
具体的な構成を示すブロック図である。

記憶調光装置１ａは、前述した記憶調光装置１において
演算部２は、第２式で示される演算をデジタル処理によ
って実行するものである。

演算部２ａはマルチプレクサｌＯと、アナログ／デジタ
ル変換器（Ａ／Ｄ変換器と略称する）１１と、中央処理
装置（ＣＰＵ）１２と、デジタル／アナログ変換器（Ｄ
／Ａ変換器）１３と、リードオンリメモリ（ＲＯＭ＞１
４と、ランダムアクセスメモリ（ＲＡＭ＞１５とから構
成される。

マルチプレクサ１０には、フェーダＣＦａおよびフェー
ダＣＦｂからの信号ｃｆａ、ｃｆｂと、サブマスタフェ
ーダＳａの各フェーダＳａｊからの信号ｓａｊと、サブ
マスタフェーダｓｂの各フェーダＳｂｊからの信号ｓｂ
ｊとが与えられる。

マルチプレクサ１０では、与えられた信号を順次切換え
てＡ／Ｄ変換器１１に導出する。Ａ／Ｄ変換器１１では
マルチプレクサ１０からの信号がデジタル信号に変換さ
れ、バス２３を介して中央処理装置１２に出力する。

中央処理装置１２はバス２３を介して記憶装置４から所
望のデータＭｉｊを流出して、上述したＡ／Ｄ変換器１
１からの信号との間で第２式に示される演算をランダム
アクセスメモリ１５において行う、このような演算のた
めのプログラムは、リードオンリメモリ１４にストアさ
れている。

中央処理装置１２による演算結果は、バス２３を介して
Ｄ／Ａ変換器１３に出力されアナログ信号に変換される
。Ｄ／Ａ変換器１３からの出力は、サンプルホールド回
路′３に与えられる。マルチプレクサ１０％切換え、お
よびサンプル糸−ルド３のサンプリングなどは、図示し
ないクロック発生器などのクロック信号によって同期的
に行われる。

サンプルホールド回路３がらの出力は、各チャンネル毎
に設けられる調光器などに与えられ、これによって各調
光器は各照明負荷の照明レベルを制御する。

第３［Ｊは、中央処理装置１２における動作を説明する
ためのフローチャートである。

中央処理装置１２はステップｎ１において、パラメータ
としてｉ＝１に初期設定する。この後ステップｎ２にお
いてクロスフェーダＣＦがらの信号ｃｆａ、ｃｆｂ、お
よびサブマスタフェーダＳａ、Ｓｂからの信号ｓａｊ、
ｓｂｊなどを、マルチプレクサ１０およびＡ／Ｄ変換器
１１を介して読出す。

この後、第２式に示される演算を施し、調光信号Ｆｉを
得る。ステップｎ４では、得られた調光信号Ｆ　ｉ　ｌ
Ｊ：Ｄ　／　Ａ変換器１３に出力する。ステップｎ５で
はｉの値を１増加させ、ステップｎ６に進む。

ステップｎ６ではｉの値がチャンネルの総数ｎよりも大
きい場合には処理動作を終了し、ｉの値がｎより小さい
場合にはステップｎ３に戻って、前述した処理動作を繰
返す。

このような記憶調光装置１ａにおけるクロスフェードで
の照明レベルの変化は、第４図に示される。たとえばサ
ブマスタフェーダＳａにおいて、設定されるシーンから
サブマスタフェーダｓｂによって設定されるシーンへの
クロスフェードを行う場合について説明する。サブマス
タフェーダＳａ、Ｓｂにおいて、先行技術に関連して説
明した場合と同様に第１表に示される各チャンネルの照
明レベルが設定されていた場合について説明する。

チャンネルＣＨ４，ＣＨ５においては、従来技術で説明
したのと同様に、サブマスタフェーダＳａ４で設定され
る０％の照明レベルから、サブマスタフェーダＳｂ４で
設定される１００％の照明レベルに直線的に変化し、逆
にチャンネルＣＨ５においてはフェーダＳａ’５で設定
される１００％の照明レベル々）ら、フェーダＳｂ５で
設定される０％の照明レベルに直線的に変化する。サブ
マスタフェーダＳａとサブマスタフェーダｓｂとで、同
じレベルに設定されるチャンネルＣＨＩ、ＣＨ２゜ＣＨ
３については、クロスフェード期間において照明レベル
は変化しない。

このようにして記憶調光装置１ａにおいて、クロスフェ
ードの中途における照明レベルの低下、いわゆるデイツ
プを解消することができる。このような記憶調光装置１
ａは中央処理装置１２の能力が高く、大規模なシステム
（数百〜千のシーンを有する）に効果的に実施される。

第５図は、本発明の他の実施例である記憶調光装置１ｂ
の具体的な構成を示すブロック図である。

記憶調光袋！ｌｂにおいて、演算部２ｂではアナログ信
号によって第１式に示される演算が実行される。演算部
２ｂは２つのアナログマルチプレクサ１６ａ、１５ｂと
、Ｄ／Ａ変換器１７ａ、１７ｂと、ピークホールド回路
１８ａ、１８ｂとを含んで構成される。

クロスフェーダＣＦのフェーダＣＦａからの信号ｃｆａ
は、サブマスタフェーダＳａの各フェーダＳａｊの一端
にそれぞれ与えられ、各フェーダＳａｊの他端は接地さ
れる。同様にクロスフェーダＣＦのフェーダＣＦｂから
の信号ｃｆｂは、サブマスタフェーダｓｂの各フェーダ
Ｓｂｊの一端に与えられ、各フェーダＳｂｊの他端は接
地される。

アナログマルチプレクサ１６ａには、前記フェーダＣＦ
ａからの信号ｃｆａがフェーダＳａｊによって、各フェ
ーダで分圧された出力信号ｃｆａＸｓａｊが与えられる
。アナログマルチプレクサ１６ａは、フェーダＳａｊか
らの信号を順次的に切換えてＤ／Ａ変換器１７ａに、信
号■Ｉ「として与える。同様にフェーダＳｂｊからの信
号ｃｆｂＸｓｂｊは、アナログマルチプレクサ１６ｂを
介してＤ／Ａ変換器１７ｂに信号ｖ負ｉｒとして与えら
れる。

Ｄ／Ａ変換器１７ａ、１７ｂでは、記憶装置４から後述
するようにじてデジタル信号ＤＩＮが与えられる。Ｄ／
Ａ変換器１７ａ、１７ｂではそれぞれデジタルデータＭ
ｉｊと、アナログマルチプレクサ１６ａ、１６ｂからの
信号ｃｆａＸｓａｊ。

ｃｆｂＸｓｂｊとの積となる信号ｃｆａＸｓａｊＸＭｉ
ｊ　；ｃｆｂＸｓｂｊＸＭｉｊがアナログ信号としてピ
ークホールド回路１８ａ、１８ｂにそれぞれ出力される
。ピークホールド回路１８ａ。

１８ｂでは、入力される信号の最も高いレベルを保持し
て出力する。すなわち、最大値をＭＡＸとすれば、ピー
クホールド回路１８ａ、１８ｂからの出力信号はそれぞ
れ信号ｃ　ｆ　ａＸＭＡＸ　（ｓ　ａｊｘＭｉ　ｊ＞、
ｃｆｂＸＭＡＸ（ｓｂｊＸＭｉｊ）となる。

最大レベルの保持はアドレス発生器２０からのリセット
信号によって解除される。ピークホールド回路１８ａ、
１８ｂの出力信号ｃ　ｆ　ａＸＭＡＸ（ｓａｊＸＭｉＪ
）、ｃｆｂＸＭＡＸ（ｓｂｊＸＭｉｊ）はそれぞれ抵抗
Ｒａ、Ｒｂを介して加算され、バッファ１９を介してサ
ンプルホールド回路３に与えられる。このようにして第
２式で示される演算がアナログ処理において実現される
。

このとき、アナログマルチプレクサ１６ａ、１６ｂでの
導出される信号の切換え、記憶装置４のアドレスの指定
およびサンプルホールド回路３のサンプリングの指定な
どは、アドレス発生器２０によって各チャンネルに対応
するアドレスが発生され、これによって各チャンネルの
信号を統一的に処理することができる。

サンプルホールド回路３からの出力は各チャンネルに対
応した調光器に与えられ、各調光器はこの信号に基づい
て各照明負荷の照明レベルを制御する。

このように記憶調光装置１ｂにおいても、前述した記憶
調光波ｒｌ　１　ａと同様にクロスフェード時における
照明レベルの低下、いわゆるデイツプが解消され、クロ
スフェーダＣＦの操作によって、忠実なりロスフェード
が実現される。また記憶調光装置１ｂにおいては、高性
能な中央処理装置およびＡ／Ｄ変換器などが不必要であ
り、またサブマスタフェーダＳ　ａ　Ｌｅ対応する信号
処理と、サブマスタフェーダｓｂに対応する信号処理と
を同時に実行することができるので、処理速度も低下し
ない、このような記憶調光装置１ｂは、サブマスタフェ
ーダＳａ、Ｓｂからの信号ｓａｊ、ｓｂｊをアナログ値
で取り扱う比較的小規模なシステムにおいて効果的に実
施される。

効　　果 以上説明したように本発明によれば、クロスフェード操
作における開始レベルと終了レベルとの演算を行い、そ
の後に前記演算結果である開始レベルと終了レベルとの
間のクロスフェード演算を実行するようにしたので、ク
ロスフェードの途中においても照明レベルの異常な低下
、いわゆるデイツプが発生するといった事態が解消され
る。したがってクロスフェーダの操作による忠実なりロ
スフェードを行うことが可能となる。

【図面の簡単な説明】 第１図は本発明の一実施例の記憶調光装置１の基本的構
成例を示すブロック図、第２図は本発明の一実施例の記
憶調光装置１ａの基本的構成を示すブロック図、第３図
は記憶調光装置１ａの中央処理装置１２の動作′を説明
するためのフローチャート、第４［Ｗは記憶調光装置１
ａのクロスフェードにおける各チャンネルの照明レベル
を示すグラフ、第５図は本発明の他の実施例の記憶調光
装置１ｂの構成を示すブロック図、第６図は従来技術の
記憶調光装置のクロスフェードにおける各チャンネルの
照明レベルを示すグラフである。 １．１ａ、ｌｂ−・・記憶調光装置、２．２ａ、２ｂ・
・・演算部、３・・・サンプルホールド回路、４・・・
記憶装置、ＣＦ・・・クロスフェーダ、Ｓａ、Ｓｂ・・
・サブマスタフェーダ 代理人　　弁理士　画数　圭一部 第１図 Ｈ４図 第６図

Claims (1)

1. 【特許請求の範囲】 複数本が多段に亘つて構成されるフエーダと、複数の照
   明負荷と、 照明負荷毎に前記複数本のフエーダに対応したデータが
   記憶される記憶手段と、 各フエーダ毎に対応する照明によつて実現される調光態
   様を切換えるクロスフエーダと、 前記フエーダの出力と照明負荷毎の記憶内容とに基づい
   て、前記クロスフェード操作における開始レベルと終了
   レベルとを演算し、該開始レベルおよび終了レベル間に
   亘る調光レベルの変化態様を演算する演算手段とを含む
   ことを特徴とする記憶調光装置。