JPS6312169A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6312169A JPS6312169A JP15641986A JP15641986A JPS6312169A JP S6312169 A JPS6312169 A JP S6312169A JP 15641986 A JP15641986 A JP 15641986A JP 15641986 A JP15641986 A JP 15641986A JP S6312169 A JPS6312169 A JP S6312169A
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- silicon
- point metal
- metal
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 42
- 229910052751 metal Inorganic materials 0.000 claims abstract description 27
- 239000002184 metal Substances 0.000 claims abstract description 27
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 238000005530 etching Methods 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 5
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 239000010410 layer Substances 0.000 abstract description 17
- 229910021332 silicide Inorganic materials 0.000 abstract description 12
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 abstract description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 7
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052710 silicon Inorganic materials 0.000 abstract description 4
- 239000010703 silicon Substances 0.000 abstract description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 abstract description 3
- 238000010438 heat treatment Methods 0.000 abstract description 3
- 229910052750 molybdenum Inorganic materials 0.000 abstract description 3
- 239000011733 molybdenum Substances 0.000 abstract description 3
- 239000011229 interlayer Substances 0.000 abstract description 2
- 238000002844 melting Methods 0.000 description 12
- 230000008018 melting Effects 0.000 description 11
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 3
- 239000003870 refractory metal Substances 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005755 formation reaction Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法、特に多結晶シリコン上
に金属シリサイドを載せた２層構造（ポリサイド構造）
を素子電極や配線として用いる半導体装置の製造方法に
関するものである。
に金属シリサイドを載せた２層構造（ポリサイド構造）
を素子電極や配線として用いる半導体装置の製造方法に
関するものである。
半導体集積回路の大規模化、高密度化に伴い、配線は幅
や厚さが減少し、長さが増大してその抵抗値は急増する
傾向にある。高速性を維持するための対策の１つとして
、従来の多結晶シリコン配線の代わりにより低抵抗のポ
リサイド構造が使われるようになった。例えば、第２図
に示すような第１の配線層として多結晶シリコン２３と
高融点金属シリサイド２４とからなるポリサイド構造を
用い、第２の配線層として金属２６を用いる一般的な２
層配線の場合、２層間の絶縁膜２５には減圧気相成長法
（減圧ＣＶＤ法）により堆積したシリコン酸化膜などを
用いるのが通例である。しかしながら、第１と第２の配
線層間に極めて薄くかつ絶縁耐圧の高い絶縁膜が要求さ
れる場合も多い。例えば２つの配線層間で容量を形成す
るような場合、或いは電荷結合デバイス（ＣＣＯ）で異
なる２相の駆動パルス信号がそれぞれ印加される２つの
転送ゲートの役目を前記２つの配線層が果たす場合など
がそれである。これらの場合、いずれも第１配線層上面
だけでなく側面にも絶縁耐圧が高くかつ薄い絶縁膜を要
するが、ＣＶＤ膜は均一性や絶縁破壊強度などの点で十
分とはいえない。第１の配線層が多結晶シリコンのみで
形成されているのであれば、シリコン表面を熱酸化法に
より酸化して側面、上面ともに均一で薄く、かつ十分な
絶縁耐圧を持つシリコン酸化膜が形成できる。
や厚さが減少し、長さが増大してその抵抗値は急増する
傾向にある。高速性を維持するための対策の１つとして
、従来の多結晶シリコン配線の代わりにより低抵抗のポ
リサイド構造が使われるようになった。例えば、第２図
に示すような第１の配線層として多結晶シリコン２３と
高融点金属シリサイド２４とからなるポリサイド構造を
用い、第２の配線層として金属２６を用いる一般的な２
層配線の場合、２層間の絶縁膜２５には減圧気相成長法
（減圧ＣＶＤ法）により堆積したシリコン酸化膜などを
用いるのが通例である。しかしながら、第１と第２の配
線層間に極めて薄くかつ絶縁耐圧の高い絶縁膜が要求さ
れる場合も多い。例えば２つの配線層間で容量を形成す
るような場合、或いは電荷結合デバイス（ＣＣＯ）で異
なる２相の駆動パルス信号がそれぞれ印加される２つの
転送ゲートの役目を前記２つの配線層が果たす場合など
がそれである。これらの場合、いずれも第１配線層上面
だけでなく側面にも絶縁耐圧が高くかつ薄い絶縁膜を要
するが、ＣＶＤ膜は均一性や絶縁破壊強度などの点で十
分とはいえない。第１の配線層が多結晶シリコンのみで
形成されているのであれば、シリコン表面を熱酸化法に
より酸化して側面、上面ともに均一で薄く、かつ十分な
絶縁耐圧を持つシリコン酸化膜が形成できる。
しかし、ポリサイド構造では多結晶シリコンと金属シリ
サイドの酸化速度は異なり、シリサイドを構成する金属
材料の種類によっては酸化できないものもある。また酸
化できても得られる酸化膜の絶縁破壊強度は多結晶シリ
コンの熱酸化膜に比べて劣る。更に酸化膜厚の均一性が
シリサイド自体の均一性に依存し薄膜化を困難にしてい
る。
サイドの酸化速度は異なり、シリサイドを構成する金属
材料の種類によっては酸化できないものもある。また酸
化できても得られる酸化膜の絶縁破壊強度は多結晶シリ
コンの熱酸化膜に比べて劣る。更に酸化膜厚の均一性が
シリサイド自体の均一性に依存し薄膜化を困難にしてい
る。
本発明は上記ポリサイド構造の問題点を解消することを
目的とする。
目的とする。
本発明は半導体基板上あるいは半導体基板上に設けられ
た絶縁膜上に第１の多結晶シリコンを堆積する工程と、
当該多結晶シリコン上に金属を形成する工程と、さらに
その上に第２の多結晶シリコンを堆積する工程と、任意
のパターン形状のフォトレジストをエツチングマスクと
して前記第２の多結晶シリコン、金属、第１の多結晶シ
リコンを順次エツチングする工程と、前記金属の側面の
みを選択的にエツチングする工程と、前記第１および第
２の多結晶シリコンと金属とが反応する温度条件の下で
熱処理する工程と、多結晶シリコン表面を酸化する工程
とを含むことを特徴とする半導体装置の製造方法である
。
た絶縁膜上に第１の多結晶シリコンを堆積する工程と、
当該多結晶シリコン上に金属を形成する工程と、さらに
その上に第２の多結晶シリコンを堆積する工程と、任意
のパターン形状のフォトレジストをエツチングマスクと
して前記第２の多結晶シリコン、金属、第１の多結晶シ
リコンを順次エツチングする工程と、前記金属の側面の
みを選択的にエツチングする工程と、前記第１および第
２の多結晶シリコンと金属とが反応する温度条件の下で
熱処理する工程と、多結晶シリコン表面を酸化する工程
とを含むことを特徴とする半導体装置の製造方法である
。
本発明の代表的な実施例について図を参照しながら説明
する。第１図（ａ）はシリコン基板１１表面に熱酸化法
でゲート絶縁膜となるシリコン酸化膜１２を２００人の
厚さに形成したのち、ＣＶＤ法により２０００人の第１
の多結晶シリコン１３を堆積する。更にその上にモリブ
デン（ＭＯ）などの高融点金属１４をスパッタリング法
を用いて１０００人形成し、該高融点金属１４上に第２
の多結晶シリコン１５を高融点金属シリサイド形成反応
が始まる温度以下でスパッタ法などで２００ＯＡ堆積し
、次いで一般的なフォトレジスト工程を経てゲート電極
パターンのフォトレジスト１９を形成する。第１図（ｂ
）において、当該レジスト１９のパターンをマスクにし
て反応性イオンエツチング（ＲＩＥ）法でまず第２の多
結晶シリコン１３を、続いて高融点金属１４を、次に第
１の多結晶シリコン１５をそれぞれ異方性エツチングし
、高融点金属１４の側壁をも選択的にエツチングする。
する。第１図（ａ）はシリコン基板１１表面に熱酸化法
でゲート絶縁膜となるシリコン酸化膜１２を２００人の
厚さに形成したのち、ＣＶＤ法により２０００人の第１
の多結晶シリコン１３を堆積する。更にその上にモリブ
デン（ＭＯ）などの高融点金属１４をスパッタリング法
を用いて１０００人形成し、該高融点金属１４上に第２
の多結晶シリコン１５を高融点金属シリサイド形成反応
が始まる温度以下でスパッタ法などで２００ＯＡ堆積し
、次いで一般的なフォトレジスト工程を経てゲート電極
パターンのフォトレジスト１９を形成する。第１図（ｂ
）において、当該レジスト１９のパターンをマスクにし
て反応性イオンエツチング（ＲＩＥ）法でまず第２の多
結晶シリコン１３を、続いて高融点金属１４を、次に第
１の多結晶シリコン１５をそれぞれ異方性エツチングし
、高融点金属１４の側壁をも選択的にエツチングする。
高融点金属の側壁の選択的エツチングは第２の多結晶シ
リコンエツチング後であればどの時点で実施しても構わ
ない。フォトレジスト１９を除去したのち６００℃程度
の温度で熱処理を行い、第１、第２の多結晶シリコン１
３ 、１５と高融点金属１４との界面でシリサイド形成
反応を生ゼしぬ、第１図（ｃ）のように高融点金属シリ
サイド１８を多結晶シリコンで包み込む。高融点金属シ
リサイドは上下の多結晶シリコンに埋没するかたちで形
成されるため、第１図（ト）の段階で高融点金属端部か
ら庇状に突き出ていた第２の多結晶シリコンの端部は第
１の多結晶シリコンの端部上面と接触する形になる。第
１図（ｄ）は熱酸化法により多結晶シリコン表面に薄い
酸化膜１７を形成し、ついで第２層目の配線１６を形成
した状態を示す。
リコンエツチング後であればどの時点で実施しても構わ
ない。フォトレジスト１９を除去したのち６００℃程度
の温度で熱処理を行い、第１、第２の多結晶シリコン１
３ 、１５と高融点金属１４との界面でシリサイド形成
反応を生ゼしぬ、第１図（ｃ）のように高融点金属シリ
サイド１８を多結晶シリコンで包み込む。高融点金属シ
リサイドは上下の多結晶シリコンに埋没するかたちで形
成されるため、第１図（ト）の段階で高融点金属端部か
ら庇状に突き出ていた第２の多結晶シリコンの端部は第
１の多結晶シリコンの端部上面と接触する形になる。第
１図（ｄ）は熱酸化法により多結晶シリコン表面に薄い
酸化膜１７を形成し、ついで第２層目の配線１６を形成
した状態を示す。
本発明によれば、高融点金属シリサイド表面を直接熱酸
化することなく、ポリサイド構造を薄くかつ十分な絶縁
破壊強度をもつ多結晶シリコンの熱酸化膜のみで覆うこ
とができ、高次の配線層との間隔を狭くする、すなわち
層間絶縁膜を薄くする必要のある場合に有効である。
化することなく、ポリサイド構造を薄くかつ十分な絶縁
破壊強度をもつ多結晶シリコンの熱酸化膜のみで覆うこ
とができ、高次の配線層との間隔を狭くする、すなわち
層間絶縁膜を薄くする必要のある場合に有効である。
第１図（ａ）〜（ｄ）は本発明の製造方法の一実施例を
工程順に示す断面図、第２図は従来のポリサイド構造を
含む多層配線構造を示す断面図である。 １１・・・シリコン基板、１２・・・シリコン酸化膜、
１３・・・多結晶シリコン、１４・・・高融点金属、１
５・・・多結晶シリコン、１６・・・配線、１７・・・
シリコン酸化膜、１８・・・高融点金属シリサイド、１
９・・・フォトレジスト特許出願人 日 本電気株式会
社 第１図
工程順に示す断面図、第２図は従来のポリサイド構造を
含む多層配線構造を示す断面図である。 １１・・・シリコン基板、１２・・・シリコン酸化膜、
１３・・・多結晶シリコン、１４・・・高融点金属、１
５・・・多結晶シリコン、１６・・・配線、１７・・・
シリコン酸化膜、１８・・・高融点金属シリサイド、１
９・・・フォトレジスト特許出願人 日 本電気株式会
社 第１図
Claims (1)
- （１）半導体基板上あるいは半導体基板上に設けられた
絶縁膜上に第１の多結晶シリコンを堆積する工程と、当
該多結晶シリコン上に金属を形成する工程と、さらにそ
の上に第２の多結晶シリコンを堆積する工程と、任意の
パターン形状のフォトレジストをエッチングマスクとし
て前記第２の多結晶シリコン、金属、第１の多結晶シリ
コンを順次エッチングする工程と、前記金属の側面のみ
を選択的にエッチングする工程と、前記第１および第２
の多結晶シリコンと金属とが反応する温度条件の下で熱
処理する工程と、多結晶シリコン表面を酸化する工程と
を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15641986A JPS6312169A (ja) | 1986-07-02 | 1986-07-02 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15641986A JPS6312169A (ja) | 1986-07-02 | 1986-07-02 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6312169A true JPS6312169A (ja) | 1988-01-19 |
| JPH0545059B2 JPH0545059B2 (ja) | 1993-07-08 |
Family
ID=15627342
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15641986A Granted JPS6312169A (ja) | 1986-07-02 | 1986-07-02 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6312169A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0472763A (ja) * | 1990-07-13 | 1992-03-06 | Toshiba Corp | 半導体装置およびその製造方法 |
| US5226842A (en) * | 1991-01-11 | 1993-07-13 | Yazaki Corporation | Female terminal |
-
1986
- 1986-07-02 JP JP15641986A patent/JPS6312169A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0472763A (ja) * | 1990-07-13 | 1992-03-06 | Toshiba Corp | 半導体装置およびその製造方法 |
| US5226842A (en) * | 1991-01-11 | 1993-07-13 | Yazaki Corporation | Female terminal |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0545059B2 (ja) | 1993-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900001834B1 (ko) | 반도체장치의 제조방법 | |
| US4870033A (en) | Method of manufacturing a multilayer electrode containing silicide for a semiconductor device | |
| EP0068843B1 (en) | Method of producing a conductor in a desired pattern on a semiconductor substrate | |
| JPH0545059B2 (ja) | ||
| JP3163761B2 (ja) | 集積回路装置 | |
| JPH0545060B2 (ja) | ||
| JP2621287B2 (ja) | 多層配線層の形成方法 | |
| KR960011816B1 (ko) | 반도체소자의 캐패시터 및 그의 제조방법 | |
| JP3669200B2 (ja) | 半導体装置の製造方法 | |
| JP3204164B2 (ja) | 半導体装置の製造方法 | |
| JPH0427693B2 (ja) | ||
| JPS6149438A (ja) | 半導体装置 | |
| JPH04288834A (ja) | 半導体装置の製造方法 | |
| JPS6149439A (ja) | 半導体装置の製造方法 | |
| JPH073825B2 (ja) | 半導体集積回路およびその製造方法 | |
| JPH02117132A (ja) | 半導体装置の製造方法 | |
| JPH0319222A (ja) | 半導体装置の製造方法 | |
| JPS6145859B2 (ja) | ||
| JPH05121665A (ja) | 半導体装置 | |
| JPS63296277A (ja) | 半導体集積回路装置 | |
| JPS61100949A (ja) | 多層配線の形成方法 | |
| JPS63224273A (ja) | ジヨセフソン接合素子とその作製方法 | |
| JPH11121903A (ja) | 多層レジスト構造及びその製造方法 | |
| JPS61152043A (ja) | 半導体装置の製造方法 | |
| JPH06349828A (ja) | 集積回路装置の製造方法 |