JPH01169548A - ステージトレーサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ステージトレーサに関し、特に情報処理装置
の障害情報を得る目的で用いられるステージトレーサに
関するものである。

〔従来の技術〕

従来、情報処理装置等では、障害情報を得るため、ステ
ージトレーサが用いられる。このステージトレーサは、
情報処理装置の時刻毎の変化状態を記憶装置に記録し、
障害発生等の異常現象が発生したときに、この記憶装置
への書込みを停止して、記憶装置の内容を出力すること
により、障害発生要因を分析するための障害情報（トレ
ース信号数Ｘトレースワード容量）を提供する。

このような従来のステージトレーサは、情報処理装置の
各論理パッケージに数個ずつ設けられ、内部信号（被観
測信号）と接続している。一般に１ケのステージトレー
サの記憶素子では、内部信号（被１ｉｌｌ！測信号）が
３６本あり、１本の内部信号容量（被観測信号容量）が
２５６ワードと固定化された情報を採取する。

この種の装置として関連するものには１例えば特開昭５
６−１１０１６２号公報が挙げられる。

〔発明が解決しようとする問題点〕

上記従来技術では、ある内部信号（被観測信号）の本数
とトレースワード容量が固定化されており、これ以上の
本数とトレースワード容量を障害対策時の障害情報とし
て分析したい場合の配慮がなされておらず、障害対策時
に支障をきたすという問題があった。また、単純に内部
信号数とトレースワード容量を拡張することで問題を解
決できると考えられるが、実装上およびコストの面で不
利である。

本発明の目的は、このような従来の問題を解決し、限定
された記憶装置において、利用者が障害対策時に、内部
信号数とトレースワード容量を障害の現象に応じて選択
可能なステージトレーサを提供することにある。

ｃ問題点を解決するための手段〕 上記問題点を解決するため、本発明のステージトレーサ
は、記憶素子とその読出し・書込み制御論理を持つトレ
ース記憶手段と、該トレース記憶手段に信号線で電気的
に接続され、所要の制御信号を供給するための共通制御
手段とを有するステージトレーサにおいて、上記トレー
ス記憶手段とは独立に、上記記憶素子の再配置割付けに
よる被ｆｉＡ２１１！Ｉ信号線数、および被観測信号線
数の容量を相対的に可変制御するトレース可変制御手段
を設け、該トレース可変制御手段により電気的に信号線
で各記憶素子を直列に再配置し、上記共通制御手段によ
る制御の下で、各記憶素子に被観測信号を書込み、また
は記憶素子の内容をデータバス上に順次読出すことに特
徴がある。

〔作用〕

本発明においては、記憶装置内の記憶素子を割付け、そ
れを直列に再配置を行い、トレースワード容量、信号線
数を増減するには各記憶素子を被観測信号ごとにワード
単位、あるいはブロック単位に電気信号的に区切り、こ
の１区切りを１トレースワードとして位置付ける。その
位置付けを終った１トレースワードを単独使用する基本
ワードと、または複数トレースワードを電気信号により
直列に再配置接続して、擬似的にトレースワードを２倍
、３倍と任意に拡張して使用させるためにトレースワー
ド容量を見かけ上増加させ、または基本ワードでトレー
スを実行できる。このトレースワード容量を変化させ′
ることで被観測信号線数は相対的に増減する。すなわち
、トレースワードを単独使用する時は、被観測信号線数
とトレースワード数とは同一か、もしくはトレースワー
ド数の方が多いが、しかし複数のトレースワードを直列
接続した時は直列に接続された分だけ被観測信号線数を
減らす制御を行う。このように、トレースワード容量を
増すときは被観測信号線数を減らし、トレースワード容
量を減らすときは被観測信号線数を増すという制御動作
を行う。それゆえに、トレースワード容量と被観測信号
線数の組合せを制御することで必要な任意のｉへレース
組合せを使用できる。

このトレースワードの配置と組合せ指示は任意に選択し
、その指示を電気信号に換え、電気信号によりトレース
ワードを再配置する制御部、被観測信号数の制御部を動
作させることにより行うことができる。また、書込まれ
た被観測信号は、読出し指示に従い、記憶装置より全ト
レースワードの一部、あるいはすべてをデータバス上に
順次読出すことができる。

〔実施例〕

以下、本発明の一実施例を、図面により詳細に説明する
。

第１図は、本発明の一実施例を示す可変型ステージトレ
ーサの構成図である。

本ステージトレーサは、被観測信号制御部１゜再配置割
付は部２．トレース記憶部３．共通制御部４の機能に分
かれている。なお、内部信号（１）。

内部信号（２）とトレース記憶部３の記憶素子Ａ部１３
、記憶素子８部１４の２組のみ説明の都合上図示したが
、３組以上の場合も同様な考え方で行われる。

トレース記憶部３には、情報処理装置（図示せず）の観
測すべき内部信号（１）、（２）がデータレジスタ５を
通して各モードの条件（Ａモード６、Ｂモード７、どち
らも指定しない場合はノーマルモード）により、アンド
ゲートＮ、Ａ、Ｂが開き、データ信号８および９より、
記憶素子Ａ部１３．記憶素子Ｂ部１４に書き込まれる。

一方、トレース許可信号は、−旦ラッチ１５を通してラ
ッチ１６に入り、再配置割付は部２のＮまたはＡ　／　
、Ｂゲートを開き、トレース書込み許可信号１１および
１２より、記憶素子Ａ部１３．記憶素子Ｂ部１４のＷＥ
端子に入る。さらに、アドレス設定については、共通制
御部４のトレース許可信号ラッチ１５．１６の条件によ
り、アドレスレジスタ１７．１８へ入り、＋１回路（加
算回路）１９でアドレスを更新し、記憶素子Ａ部１３．
記憶素子Ｂ部１４のＡＤＨ端子に入れられる。

次に、モード指定により内部信号数とトレースワード容
量の採取の方法を説明する。

ノーマルモードの場合は、内部信号（１）、　（２）の
データが被観測信号制御部１のモードゲート１０の条件
によりＮゲートを開いてデータ信号８，９を出力する。

一方、トレース許可信号のラッチ１６より再配置割付は
部２のＮゲートの条件を開いて、トレース書き込み許可
信号１１および１２より書き込み許可を記憶素子Ａ部１
３．記憶素子Ｂ部１４に与える６ノ一マルモード時の書
き込みについては、内部信号（１）が記憶素子Ａ部１３
゜記憶素子Ｂ部１４に与える。例えば、このノーマルモ
ード時の書込みは、内部信号（１）が記憶素子Ａ部１３
に５１１Ｗ、内部信号（２）が記憶素子Ｂ部１４に５１
１Ｗだけ行われる。

Ａモード６が指定された場合は、内部信号（１）のみの
データが、被１１測信号制御部１のそれぞれのＡゲート
に入る。また、共通制御部４のアドレスレジスタ１７の
上位１ビツトＡ０にて、記憶素子Ａ部１３に書き込みす
るか、記憶素子Ｂ部１４に書き込みするかを決める。同
時に再配置割付は部２のゲートＡ／Ｂにて書き込み許可
を行っている。

以上のような制御方法により、Ａモード指定の場合は、
内部信号（１）が記憶素子Ａ部１３に５１１Ｗ（ワード
）書き、その後記憶素子Ｂ部１４′に５１１Ｗ書き込む
ため、見かけ上、記憶素子Ａ部１３の後に記憶素子Ｂ部
１４を並べた状態となり、ＩＫＷ（ワード）のトレース
ワード容量が採取できる。Ｂモード指定の場合は、内部
信号（２）がＢモード制御により、Ａモード指定と同じ
ように、ＩＫＷのトレースワード容量が採取できる。

記憶素子Ａ部１３．記憶素子Ｂ部１４に記憶されたデー
タは、　ＤｏｕＴ端子よりデータバス２０を通して、１
本（または複数本）によって出力される。

〔発明の効果〕 以上説明したように、本発明によれば、情報処理装置の
限定された記憶装置内で、被Ｉａｌｌｌ信号数とトレー
スワード容量を状況に応じて選択できる、ので、数種類
のステージトレーサを設訂および製造しなくとも良いた
め、コストを低減できる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すステージトレーサの構
成図である。 １：被観測信号制御部、２：再配置割付は部、３ニドレ
一ス記憶部、４：共通制御部、５：データレジスタ、６
：Ａモード、７：Ｂモード、８゜９：データ信号、１０
：モードゲート、１１，１２ニドレース書き込み制御信
号、１３：記憶素子Ａ部、１４：記憶素子Ｂ部、１５．
１６：トレース書き込み許可ラッチ、１７．１８ニアド
レスレジスタ、１９：＋１回路（加算回路）、２０：デ
ータバス。

Claims (1)

【特許請求の範囲】
1. １、記憶素子とその読出し・書込み制御論理を持つトレ
   ース記憶手段と、該トレース記憶手段に信号線で電気的
   に接続され、所要の制御信号を供給するための共通制御
   手段とを有するステージトレーサにおいて、上記トレー
   ス記憶手段とは独立に、上記記憶素子の再配置割付けに
   よる被観測信号線数、および被観測信号線数の容量を相
   対的に可変制御するトレース可変制御手段を設け、該ト
   レース可変制御手段により電気的に信号線で各記憶素子
   を直列に再配置し、上記共通制御手段による制御の下で
   、各記憶素子に被観測信号を書込み、または記憶素子の
   内容をデータバス上に順次読出すことを特徴とするステ
   ージトレーサ。