JPH01169551A - 拡張記憶転送制御方式 - Google Patents
拡張記憶転送制御方式Info
- Publication number
- JPH01169551A JPH01169551A JP32520487A JP32520487A JPH01169551A JP H01169551 A JPH01169551 A JP H01169551A JP 32520487 A JP32520487 A JP 32520487A JP 32520487 A JP32520487 A JP 32520487A JP H01169551 A JPH01169551 A JP H01169551A
- Authority
- JP
- Japan
- Prior art keywords
- data transfer
- storage device
- control
- speed
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002093 peripheral effect Effects 0.000 claims abstract description 10
- 230000010365 information processing Effects 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 3
- 230000006870 function Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、拡張記憶装置とのデータ転送制御方式に関す
る。
る。
大規模科学技術計算を実施するスー・ぐ−コンピュータ
では、対象とする問題の規模も大きくなり。
では、対象とする問題の規模も大きくなり。
必要とするデータのすべてを主記憶装置におくことは難
しい。その結果多くのデータは、磁気ディスク装置など
の二次記憶装置におくことになシ。
しい。その結果多くのデータは、磁気ディスク装置など
の二次記憶装置におくことになシ。
必要に応じて磁気ディスク装置と主記憶装置との間でデ
ータを入出力しながら計算を進めることになる。従って
、二次記憶装置と主記憶装置との間の入出力時間が、7
°ログラム全体の性能に大きく’16 n9することに
なる。スーパーコンピュータでは。
ータを入出力しながら計算を進めることになる。従って
、二次記憶装置と主記憶装置との間の入出力時間が、7
°ログラム全体の性能に大きく’16 n9することに
なる。スーパーコンピュータでは。
入出力高速化のために拡張記憶装置を設けている。
拡張記憶装置は、複数個の仮想ディスク?リーームとし
て管理され、高速アクセスファイルとして管理される。
て管理され、高速アクセスファイルとして管理される。
従来、この種のスーパーコンピュータ等の情報処理装置
は、システム制御装置と、それに接続される入出力制御
装置、中央処理装置、高速演算処理装置、第1の主記憶
装置(制御用主記憶装置)。
は、システム制御装置と、それに接続される入出力制御
装置、中央処理装置、高速演算処理装置、第1の主記憶
装置(制御用主記憶装置)。
第2の主記憶装置(演算用主記憶装置)、及び拡張記憶
装置とから構成されている。
装置とから構成されている。
中央処理装置は、スーツ?−バイザー機能をもち。
入出力の制御、ユーザープログラムのコンi! イラ。
リンクを実現している。第1の主記憶装置には中央処理
装置を制御する制御プログラムや制御用データが格納さ
れている。第2の主記憶装置には。
装置を制御する制御プログラムや制御用データが格納さ
れている。第2の主記憶装置には。
ユーザープログラムのロードモジュールや演算用データ
が格納され、高速演算処理装置は、ユーザープログラム
を実行している。入出力制御装置は。
が格納され、高速演算処理装置は、ユーザープログラム
を実行している。入出力制御装置は。
磁気ディスク装置などの周辺装置と第1の主記憶装置と
のデータ転送を制御している。
のデータ転送を制御している。
入出力制御装置、中央処理装置、及び高速演算処理装置
は、各々独立に動作可能でシステムのスループットを高
めている。拡張記憶装置と第2の主記憶装置とのデータ
転送は、高速演算処理装置上の命令で制御されている。
は、各々独立に動作可能でシステムのスループットを高
めている。拡張記憶装置と第2の主記憶装置とのデータ
転送は、高速演算処理装置上の命令で制御されている。
従来、この種の情報処理装置においては、拡張記憶装置
へのデータ転送は、必ず第2の主記憶装置を介して高速
演算処理装置上の命令で行なわれていた。従って、磁気
ディスク装置のステージングを行なう場合や、磁気ディ
スク装置に拡張記憶装置の内容をスワップアウトする場
合や、あらかじめ高速演算処理装置で実行されるロード
モジュールを拡張記憶装置にプリロードする場合、必ず
高速演算処理装置の介入が必要であった。
へのデータ転送は、必ず第2の主記憶装置を介して高速
演算処理装置上の命令で行なわれていた。従って、磁気
ディスク装置のステージングを行なう場合や、磁気ディ
スク装置に拡張記憶装置の内容をスワップアウトする場
合や、あらかじめ高速演算処理装置で実行されるロード
モジュールを拡張記憶装置にプリロードする場合、必ず
高速演算処理装置の介入が必要であった。
上述した従来の情報処理装置では2例えば磁気ディスク
装置から拡張記憶装置のデータ転送を実施するケースで
は、中央処理装置の制御により。
装置から拡張記憶装置のデータ転送を実施するケースで
は、中央処理装置の制御により。
磁気ディスク装置から第1の主記憶装置へ入出力制御装
置を介してデータが転送される。次に、中央処理装置の
制御によυ、第1の主記憶装置から第2の主記憶装置へ
データが転送される。最後に。
置を介してデータが転送される。次に、中央処理装置の
制御によυ、第1の主記憶装置から第2の主記憶装置へ
データが転送される。最後に。
高速演算処理装置の制御により、第2の主記憶装置から
拡張記憶装置へデータが転送され所望のデータ転送が完
了する。
拡張記憶装置へデータが転送され所望のデータ転送が完
了する。
このように、拡張記憶装置とのデータ転送には。
必ず高速演算処理装置の介入が必要になり、このため、
高速演算処理装置上で実行されているユーザープログラ
ムのベクトル命令やスカラー命令の高速演算処理が中断
してしまい、システムのスループットの低下を招くとい
う欠点があった。
高速演算処理装置上で実行されているユーザープログラ
ムのベクトル命令やスカラー命令の高速演算処理が中断
してしまい、システムのスループットの低下を招くとい
う欠点があった。
本発明による拡張記憶転送制御方式は、ユーザープログ
ラムやデータが格納された主記憶装置と。
ラムやデータが格納された主記憶装置と。
該主記憶装置に格納されたユーザープログラムを高速に
実行する高速演算処理装置と2周辺装置のデータ転送の
制御を行う入出力制御装置と、入出力高速化のための拡
張記憶装置と、これら各装置に接続されたシステム制御
装置とを有する情報処理装置において、前記入出力制御
装置からの前記周辺装置と前記拡張記憶装置とのデータ
転送要求と、前記高速演算処理装置からの前記主記憶装
置と前記拡張記憶装置とのデータ転送要求とを同時に受
付けることができ、各々のデータ転送を制御するデータ
転送制御手段を有する。
実行する高速演算処理装置と2周辺装置のデータ転送の
制御を行う入出力制御装置と、入出力高速化のための拡
張記憶装置と、これら各装置に接続されたシステム制御
装置とを有する情報処理装置において、前記入出力制御
装置からの前記周辺装置と前記拡張記憶装置とのデータ
転送要求と、前記高速演算処理装置からの前記主記憶装
置と前記拡張記憶装置とのデータ転送要求とを同時に受
付けることができ、各々のデータ転送を制御するデータ
転送制御手段を有する。
入出力制御装置による周辺装置と拡張記憶装置とのデー
タ転送制御は、高速演算処理装置と主記憶装置とのデー
タ転送動作とは独立して実行制御できる。
タ転送制御は、高速演算処理装置と主記憶装置とのデー
タ転送動作とは独立して実行制御できる。
以下1本発明の実施例について図面を参照して説明する
。
。
第1図は2本発明の一実施例の構成を示すブロック図で
ある。
ある。
本発明の一実施例による情報処理装置は、システム制御
装置1と、それに接続される入出力制御装置2と、シス
テム全体の制御を行なう中央処理装置3と、ベクトル計
算主体のユーザープログラムを超高速に実行する高速演
算処理装置4と、ベクトル計算主体のユーザープログラ
ムのベクトルデータや高速演算処理装置4で実行される
ユーザープログラムを格納した。高速演算装置4用の大
容量高速の演算用主記憶装置6と、中央処理装置3用の
主メモリでオペレーティングシステム機能の大部分が動
作する制御用主記憶装置5と、高速大容量の拡張記憶装
置7と、磁気ディスク装置12とを有する。
装置1と、それに接続される入出力制御装置2と、シス
テム全体の制御を行なう中央処理装置3と、ベクトル計
算主体のユーザープログラムを超高速に実行する高速演
算処理装置4と、ベクトル計算主体のユーザープログラ
ムのベクトルデータや高速演算処理装置4で実行される
ユーザープログラムを格納した。高速演算装置4用の大
容量高速の演算用主記憶装置6と、中央処理装置3用の
主メモリでオペレーティングシステム機能の大部分が動
作する制御用主記憶装置5と、高速大容量の拡張記憶装
置7と、磁気ディスク装置12とを有する。
システム制御装置1は、中央処理装置3や入出力制御装
置2と制御用主記憶装置5や演算用主記憶装置6とのデ
ータ転送を制御する制御用データ転送制御装置11と、
高速演算処理装置4から。
置2と制御用主記憶装置5や演算用主記憶装置6とのデ
ータ転送を制御する制御用データ転送制御装置11と、
高速演算処理装置4から。
制御用主記憶装置5と演算用主記憶装置6へのデータ転
送を制御する演算用データ転送制御装置8と、高速演算
処理装置4から、演算用データ転送制御装置8を経由し
て送出される制御用主記憶装置5へのデータ転送要求や
中央処理装置3へのプロセッサ間通信を制御したシ、中
央処理装置3や入出力制御装置2から制御用データ転送
制御装置11を経由して送出される演算用主記憶装置6
へのデータ転送要求や高速演算処理装置4へのプロセッ
サ間通信を制御する制御プロセッサインターフェース制
御装置10と、入出力制御装置d2からの磁気ディスク
装置12と拡張記憶装置7とのデータ転送要求と、高速
演算処理装置4からの演算用主記憶装置6と拡張記憶装
置7とのデータ転送要求とを同時に受は付けることがで
き、各々のデータ転送を制御することのできる拡張記憶
データ転送制御装置9とを有する。
送を制御する演算用データ転送制御装置8と、高速演算
処理装置4から、演算用データ転送制御装置8を経由し
て送出される制御用主記憶装置5へのデータ転送要求や
中央処理装置3へのプロセッサ間通信を制御したシ、中
央処理装置3や入出力制御装置2から制御用データ転送
制御装置11を経由して送出される演算用主記憶装置6
へのデータ転送要求や高速演算処理装置4へのプロセッ
サ間通信を制御する制御プロセッサインターフェース制
御装置10と、入出力制御装置d2からの磁気ディスク
装置12と拡張記憶装置7とのデータ転送要求と、高速
演算処理装置4からの演算用主記憶装置6と拡張記憶装
置7とのデータ転送要求とを同時に受は付けることがで
き、各々のデータ転送を制御することのできる拡張記憶
データ転送制御装置9とを有する。
次に1本発明の動作について説明する。
中央処理装置3は、ジョブの入力や出力編集処理、ファ
イル処理、主記憶装置5,6や入出力制御装置2や磁気
ディスク装置12などのリソース管理、ジョブのスケジ
ューリングやユーザープログラムのコンノぐイラ、リン
クなどの制御プログラム機能を実行する。
イル処理、主記憶装置5,6や入出力制御装置2や磁気
ディスク装置12などのリソース管理、ジョブのスケジ
ューリングやユーザープログラムのコンノぐイラ、リン
クなどの制御プログラム機能を実行する。
高速演算処理装置4は、ユーザープログラムのベクトル
命令やスカラー命令を高速に実行する機能をもち、特に
ベクトル計算を高速に実行するため、多重並列パイプラ
イン方式を採用している。
命令やスカラー命令を高速に実行する機能をもち、特に
ベクトル計算を高速に実行するため、多重並列パイプラ
イン方式を採用している。
演算・ぐイブラインに連続的にデータを供給するため高
速演算処理装置4と演算用主記憶装置6との間のスルー
プットを高める必要があり、8バイトメ8本のベクトル
データの読み出しパスと8バイトス4本の書き込みA?
スを備えている。このため1マシーンサイクル当964
バイトのデータ転送が可能である。
速演算処理装置4と演算用主記憶装置6との間のスルー
プットを高める必要があり、8バイトメ8本のベクトル
データの読み出しパスと8バイトス4本の書き込みA?
スを備えている。このため1マシーンサイクル当964
バイトのデータ転送が可能である。
拡張記憶装置7と演算用主記憶装置6との間のデータ転
送は、高速演算処理装置4上の命令で制御されるため、
拡張記憶装置7と演算用主記憶装置6との間で転送を実
行している間は、高速演算処理装置4上で実行されてい
るユーザープログラムのベクトル命令やスカラー命令の
高速実行処理は中断してしまう。
送は、高速演算処理装置4上の命令で制御されるため、
拡張記憶装置7と演算用主記憶装置6との間で転送を実
行している間は、高速演算処理装置4上で実行されてい
るユーザープログラムのベクトル命令やスカラー命令の
高速実行処理は中断してしまう。
本発明では1例えば、磁気ディスク装置12から拡張記
憶装置7ヘデータの転送を行なう時には。
憶装置7ヘデータの転送を行なう時には。
入出力制御装置2の制御によシ、磁気ディスク装置12
から拡張記憶装置7へのデータ転送を拡張記憶データ転
送制御装置9に対して起動する。
から拡張記憶装置7へのデータ転送を拡張記憶データ転
送制御装置9に対して起動する。
拡張記憶データ転送制御装置9は、拡張記憶装置7と磁
気ディスク装置12との間で入出力制御装置2を経由し
て実施されるデータ転送を制御する。
気ディスク装置12との間で入出力制御装置2を経由し
て実施されるデータ転送を制御する。
このため、高速演算処理装置4の介入なしに磁気ディス
ク装置12と拡張記憶装置7とのデータ転送が可能であ
る。従って、高速演算処理装置4上で実行されているユ
ーザープログラムのベクトル命令やスカラー命令の高速
実行処理や、演算用データ転送制御装置8による演算用
主記憶装置6とのデータ転送を中断なしに実行すること
ができ。
ク装置12と拡張記憶装置7とのデータ転送が可能であ
る。従って、高速演算処理装置4上で実行されているユ
ーザープログラムのベクトル命令やスカラー命令の高速
実行処理や、演算用データ転送制御装置8による演算用
主記憶装置6とのデータ転送を中断なしに実行すること
ができ。
システムのスループットの低下を招かずにすむ。
拡張記憶データ転送制御装置9は、また、拡張記憶装置
7と演算用主記憶装置6との転送を、高速演算処理装置
4上の命令によシ制御することができ、演算用主記憶装
置6のテンポラリ−ファイルとして拡張記憶装置7を利
用して高速に入出力を行なうケースなどに用いられてい
る。
7と演算用主記憶装置6との転送を、高速演算処理装置
4上の命令によシ制御することができ、演算用主記憶装
置6のテンポラリ−ファイルとして拡張記憶装置7を利
用して高速に入出力を行なうケースなどに用いられてい
る。
高速演算処理装置4と、入出力制御装置2からの各々演
算用主記憶装置6と拡張記憶装置7.磁気ディスク装置
12と拡張記憶装置7とのデータ転送要求の競合は、拡
張記憶データ転送制御装置9で制御され、各々のデータ
転送要求を同時に受は付け、制御することができる。
算用主記憶装置6と拡張記憶装置7.磁気ディスク装置
12と拡張記憶装置7とのデータ転送要求の競合は、拡
張記憶データ転送制御装置9で制御され、各々のデータ
転送要求を同時に受は付け、制御することができる。
従って、磁気ディスク装置のステージングを行なう場合
や、磁気ディスク装置に拡張記憶装置の内容をスワップ
アウトする場合や、あらかじめ高速演算処理装置で実行
されるロードモジュールを拡張記憶装置にプリロードす
る場合、高速演算処理装置の介入なしに制御することが
できる。
や、磁気ディスク装置に拡張記憶装置の内容をスワップ
アウトする場合や、あらかじめ高速演算処理装置で実行
されるロードモジュールを拡張記憶装置にプリロードす
る場合、高速演算処理装置の介入なしに制御することが
できる。
以上説明したように本発明は、入出力制御装置からの周
辺装置と拡張記憶装置とのデータ転送要求と、高速演算
処理装置からの井=;主記憶装置と拡張記憶装置とのデ
ータ転送要求を同時に受けつけることができ、各々のデ
ータ転送を制御するデータ転送手段を設けることにより
、入出力制御装置による周辺装置と拡張記憶装置とのデ
ータ転送制御を、高速演算処理装置による高速演算処理
動作及び伝力力主記憶装置と高速演算処理装置のデータ
転送動作とは独立して制御できるようにして、拡張記憶
装置と周辺装置とのデータ転送を高速演算処理装置の介
入なしに、実行制御し、システムのスループットの向上
が計れるという効果がある。
辺装置と拡張記憶装置とのデータ転送要求と、高速演算
処理装置からの井=;主記憶装置と拡張記憶装置とのデ
ータ転送要求を同時に受けつけることができ、各々のデ
ータ転送を制御するデータ転送手段を設けることにより
、入出力制御装置による周辺装置と拡張記憶装置とのデ
ータ転送制御を、高速演算処理装置による高速演算処理
動作及び伝力力主記憶装置と高速演算処理装置のデータ
転送動作とは独立して制御できるようにして、拡張記憶
装置と周辺装置とのデータ転送を高速演算処理装置の介
入なしに、実行制御し、システムのスループットの向上
が計れるという効果がある。
以下合口
第1図は本発明の一実施例の構成を示すブロック図であ
る。 1・・・システム制御装置、2・・・入出力制御装置。 3・・・中央処理装置、4・・・高速演算処理装置、5
・・・制御用主記憶装置、6・・・演算用主記憶装置、
7・・・拡張記憶装置、8・・・演算用データ転送制御
装置。 9・・・拡張記憶データ転送制御装置、10・・・制御
プロセッサインターフェース制御装置、11・・・制御
用データ転送制御装置、12・・・磁気ディスク装置。
る。 1・・・システム制御装置、2・・・入出力制御装置。 3・・・中央処理装置、4・・・高速演算処理装置、5
・・・制御用主記憶装置、6・・・演算用主記憶装置、
7・・・拡張記憶装置、8・・・演算用データ転送制御
装置。 9・・・拡張記憶データ転送制御装置、10・・・制御
プロセッサインターフェース制御装置、11・・・制御
用データ転送制御装置、12・・・磁気ディスク装置。
Claims (1)
- 1、ユーザープログラムやデータが格納された主記憶装
置と、該主記憶装置に格納されたユーザープログラムを
高速に実行する高速演算処理装置と、周辺装置のデータ
転送の制御を行う入出力制御装置と、入出力高速化のた
めの拡張記憶装置と、これら各装置に接続されたシステ
ム制御装置とを有する情報処理装置において、前記入出
力制御装置からの前記周辺装置と前記拡張記憶装置との
データ転送要求と、前記高速演算処理装置からの前記主
記憶装置と前記拡張記憶装置とのデータ転送要求とを同
時に受付けることができ、各々のデータ転送を制御する
データ転送制御手段を有することを特徴とする拡張記憶
転送制御方式。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32520487A JPH01169551A (ja) | 1987-12-24 | 1987-12-24 | 拡張記憶転送制御方式 |
| FR8817113A FR2625342B1 (fr) | 1987-12-24 | 1988-12-23 | Dispositif permettant de traiter simultanement les demandes de transfert produites par l'unite centrale de traitement, l'unite de traitement arithmetique et l'unite de traitement d'entree-sortie d'un ordinateur de grande puissance |
| US07/290,623 US5107416A (en) | 1987-12-24 | 1988-12-27 | Arrangement for simultaneously dealing with transfer requests produced by central, arithmetic and input-output processors of a super computer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32520487A JPH01169551A (ja) | 1987-12-24 | 1987-12-24 | 拡張記憶転送制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01169551A true JPH01169551A (ja) | 1989-07-04 |
Family
ID=18174183
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32520487A Pending JPH01169551A (ja) | 1987-12-24 | 1987-12-24 | 拡張記憶転送制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01169551A (ja) |
-
1987
- 1987-12-24 JP JP32520487A patent/JPH01169551A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02146665A (ja) | 情報処理装置 | |
| JP2513024B2 (ja) | 拡張記憶アドレス制御方式 | |
| JP2004054916A (ja) | プロセッサ間のハードウェア支援通信を実行する方法 | |
| JPS6364144A (ja) | 記憶装置間デ−タ転送方式 | |
| JPH01169551A (ja) | 拡張記憶転送制御方式 | |
| JPH01169552A (ja) | 拡張記憶転送制御方式 | |
| JP2972213B2 (ja) | 情報処理装置 | |
| JPH04149658A (ja) | 情報処理装置 | |
| JPS63163656A (ja) | 入出力割込み方法およびシステム | |
| JP2527038B2 (ja) | 拡張記憶転送制御方式 | |
| JPH025104A (ja) | 演算処理装置 | |
| JPS6223895B2 (ja) | ||
| JPS63316133A (ja) | 演算処理装置 | |
| JP3301551B2 (ja) | ソート処理機能を持つデータ処理装置 | |
| JPH01263836A (ja) | 仮想計算機システムの情報移送方式 | |
| JPH0452759A (ja) | ベクトル命令多重処理方式 | |
| JPS6267648A (ja) | 排他制御命令処理方式 | |
| JPH0444146A (ja) | 入出力制御装置のエミュレート処理方式 | |
| JPS62147545A (ja) | 情報処理装置における転送命令処理方式 | |
| JPH08123696A (ja) | 複数osのシミュレーション方法 | |
| JPS62251957A (ja) | 機能分散情報処理システム | |
| JPH0535643A (ja) | 全二重チヤネル入出力制御システム | |
| JPS6191743A (ja) | 専用演算装置の制御方式 | |
| JPH04115321A (ja) | 外部記憶装置の複写処理方式 | |
| JPH05204633A (ja) | データ処理装置及びこれを備えた共有記憶データ処理装 置 |