JPH01169552A - 拡張記憶転送制御方式 - Google Patents

拡張記憶転送制御方式

Info

Publication number
JPH01169552A
JPH01169552A JP32520587A JP32520587A JPH01169552A JP H01169552 A JPH01169552 A JP H01169552A JP 32520587 A JP32520587 A JP 32520587A JP 32520587 A JP32520587 A JP 32520587A JP H01169552 A JPH01169552 A JP H01169552A
Authority
JP
Japan
Prior art keywords
storage device
data transfer
control
main storage
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32520587A
Other languages
English (en)
Inventor
Akira Jitsupou
実宝 昭
Itaru Okano
格 岡野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
NEC Computertechno Ltd
Original Assignee
NEC Corp
NEC Computertechno Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, NEC Computertechno Ltd filed Critical NEC Corp
Priority to JP32520587A priority Critical patent/JPH01169552A/ja
Priority to FR8817113A priority patent/FR2625342B1/fr
Priority to US07/290,623 priority patent/US5107416A/en
Publication of JPH01169552A publication Critical patent/JPH01169552A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、拡張記憶装置とのデータ転送料(財)方式に
関する。
〔従来の技術〕
大規模科学技術計算を実施するスー・セーコンピーータ
では、対象とする問題の規模も大きくなり。
必要とするデータのすべてを主記憶装置におくことは難
しい。その結果多くのデータは、磁気ディスク装置など
の二次記憶装置におくことになシ。
必要に応じて磁気ディスク装置と主記憶装置との間でデ
ータを入出力しながら計算を進めることKなる。従って
、二次記憶装置と主記憶装置との間の入出力時間が、プ
ログラム全体の性能に大きく影響することになる。スー
・ぐ−コンピュータでは。
入出力高速化のために拡張記憶装置を設けている。
拡張記憶装置は、複数個の仮想ディスクボリュ−ムとし
て管理され、高速アクセスファイルとして管理される。
従来、この種のスーi9−コンピュータ等の情報処理装
置は、システム制御装置と、それに接続される入出力制
御装置、中央処理装置、高速演算処理装置、第1の主記
憶装置(制御用主記憶装置)。
第2の主記憶装置(演算用主記障装置)及び拡張記憶装
置とから構成されている。
中央処理装置は、スーパーバイザー機能をもち。
入出力の制御、ニーデープログラムのコン・ソイラ。
リンクを実現している。第1の主記憶装置には中央処理
装置を制御する制御プログラムや制御用データが格納さ
れている。第2の主記憶装置には。
ユーザープログラムのロードモノニールや演算用データ
が格納され、高速演算処理装置は、ユーザープログラム
を実行している。入出力制御装置は。
磁気ディスク装置などの周辺装置と第1の主記憶装置と
のデータ転送を制御している。
入出力制御装置、中央処理装置、及び高速演算処理装置
は、各々独立に動作可能で、システムのスループットを
高めている。拡張記憶装置と第2の主記憶装置とのデー
タ転送は、高速演算処理装置上の命令で制御されている
従来、この種の清報処理装置においては、拡張記憶装置
へのデータ転送は、必ず第2の主記憶装置を介して高速
演算処理装置上の命令で行なわれていた。従って、磁気
ディスク装置のステーソングを行なう場合や、磁気ディ
スク装置に拡張記憶装置の内容をスワツプアウトする場
合や、あらかじめ高速演算処理装置で実行されるロード
モノニールを拡張記憶装置にプリロードする場合、必ず
高速演算処理装置の介入が必要であった。
〔発明が解決しようとする問題点〕
上述した従来の情報処理装置では1例えば磁気ディスク
装置から拡張記憶装置のデータ転送を実施するケースで
は、中央処理装置の制御により。
磁気ディスク装置から第1の主記憶装置へ入出力制御装
置を介してデータが転送される。次に、中央処理装置の
制御によシ、第1の主記憶装置から第2の主記憶装置へ
データが転送される。最後に。
高速演算処理装置の制御によシ、第2の主記憶装置から
拡張記憶装置へデータが転送され所望のデータ転送が完
了する。
このように、拡張記憶装置とのデータ転送には。
必ず高速演算処理装置の介入が必要になり、このため、
高速演算処理装置上で実行されているユーザープログラ
ムのベクトル命令やスカラー命令の高速演算処理が中断
してしまい、システムのスループットの低下を招くとい
う欠点があった。
〔問題点を解決するだめの手段〕
本発明による拡張記憶転送制御方式は、制御プログラム
や制御用r−夕が格納された第1の主記憶装置と、該第
1の主記憶装置に格納された制御プログラムを実行した
りあるいは制御データの転送を制御するプロセッサ(中
央処理装置あるいは入出力制御装置)と、ユーザープロ
グラムや演算用データが格納された第2の主記憶装置と
、該第2の主記憶装置に格納されたユーザープログラム
を高速に実行する高速演算処理装置と、入出力高速化の
ための拡張記憶装置と、これら各装置に接続されたシス
テム制御装置とを有する情報処理装置において、前記プ
ロセッサからの前記第1の主記憶装置と前記拡張記憶装
置とのデータ転送要求と、前記高速演算処理装置からの
前記第2の主記憶装置と前記拡張記憶装置とのデータ転
送要求とを同時に受付けることができ、各々のデータ転
送を制御するデータ転送制御手段を有する。
〔作用〕
プロセッサによる第1の主記憶装置と拡張記憶装置との
データ転送制御は、高速演算処理装置と第2の主記憶装
置とのデータ転送動作とは独立して実行制御できる。
〔実施例〕
以下2本発明の実施例について図面を参照して説明する
第1図は2本発明の一実施例の構成を示すブロック図で
ある。
本発明の一実施例による情報処理装置は、システム制御
装置1と、それに接続される入出力制御装置2と、シス
テム全体の制f卸を行なう中央処理装置3と、ベクトル
計算主体のユーザープログラムを超高速に実行する高速
演算処理装置4と、ベクトル計算主体のユーザープログ
ラムのベクトルデータや高速演算処理装置4で実行され
るユーザープログラムを格納した。高速演算装置4用の
大容量高速の演算用主記憶装置6と、中央処理装置3用
の主メモリで、オペレーティングシステム機能の大部分
が動作する制御用主記憶装置5と、高速大容量の拡張記
憶装置7と、磁気ディスク装置12とを有する。
システム制御装置lは、中央処理装置3や入出力制御袋
#2と制御用主記憶装置5や演算用主記憶装#6とのデ
ータ転送を制御する制御用データ転送制御装@llと、
高速演算処理装置4から。
制御用主記憶装置5と演算用主記憶装#6へのデータ転
送を制御する演算用データ転送制御装置8と、高速演算
処理装置4から、演算用データ転送料(財)装置8を経
由して送出される制御用主記憶装置5へのデータ転送要
求や中央処理装置3へのプロセッサ間通信を制御したシ
、中央処理装置3や入出力制御装置2から制御用データ
転送制御装置11を経由して送出される演算用主記憶装
置6へのデータ転送要求や高速演算処理装置4へのプロ
セッサ間通信を制御する制御プロセッサインターフェー
ス制御装置10と、中央処理装置3からの制御用主記憶
装置5と拡張記憶装置7とのデータ転送要求と、高速演
算処理装置4からの演算用主記憶装置6と拡張記憶装置
7七のデータ転送要求とを同時に受は付けることができ
、各々のデータ転送を制御することのできる拡張記憶デ
ータ転送制御装置9とを有する。
次に2本発明の動作について説明する。
中央処理装置3は、ジョブの入力や出力編集処理、ファ
イル処理、主記憶装置5,6や入出力側研装置2や磁気
ディスク装置12などのリソース管理、ジョブのスケツ
ユ−リングやユーザープログラムのコンノ母イラ、リン
クなどの制御プログラム機能を実行する。
高速演算処理装置4は、ユーザープログラムのベクトル
命令やスカラー命令を高速に実行する機能をもち、特に
ベクトル計算を高速に実行するだめ、多重並列・セイグ
ライン方式を採用している。
演算・ぞイブラインに連続的にデータを供給するため高
速演算処理装置4と演算用主記憶装置6との間のスルー
プットを高める必要があり、8バイトス8本のベクトル
データの読み出しノクスと8バイトメ4本の書き込み・
ぐスを備えている。このだめ1マシーンサイクル当り6
4バイトのデータ転送が可能である。
拡張記憶装置7と演算用主記憶装置6との間のデータ転
送は、高速演算処理装置4上の命令で制御されるため、
拡張記憶装置7と演算用主記憶装置6との間で転送を実
行している間は、高速演算処理装置4上で実行されてい
るユーザープログラムのベクトル命令やスカラー命令の
高速実行処理は中断してしまう。
本発明では2例えば磁気ディスク装#12と拡張記憶装
置7とのデータ転送を行なう時には、まず、入出力側(
財)装置2を用いて、磁気ディスク装置12から制御用
主記憶装置5へのデータ転送を行なう。
次に、中央処理装置3もしくは入出力制御装置2の制御
により、制御用主記憶装置5から拡張記憶装置7へのデ
ータ転送を拡張記憶データ転送制御装置9に対して起動
する。
拡張記憶データ転送制御装置9は、拡張記憶装置7と制
御用主記憶装置5とのデータ転送を制御し、転送が完了
すれば、中央処理装置3もしくは。
入出力制御装置2へ完了報告を行なう。
このため、高速演算処理装置4の介入なしに磁気ディス
ク装置12と拡張記憶装置7とのデータ転送が可能であ
る。従って、高速演算処理装置4上で実行されているユ
ーザープログラムのベクトル命令やスカラー命令の高速
実行処理や、演算用データ転送制御装置8による演算用
主記憶装置6とのデータ転送を中断なしに実行すること
かでき。
システムのスループットの低下を招かずにすむ。
拡張記憶データ転送制御装置9は、また、拡張記憶装置
7と演算用主記憶装置6との転送を、高速演算処理装置
4上の命令により制御することができ、演算用主記憶装
置6のテンポラリ−ファイルとして拡張記憶装置7を利
用して高速に入出力を行なうケースなどに用いられてい
る。
高速演算処理装置4と、中央処理装置3からの各々演算
用主記憶装置6と制御用主記憶装置5と拡張記憶装置7
とのデータ転送要求の競合は、拡張記憶データ転送制御
装置9で制御され、各々のデータ転送要求を同時に受は
付け、制御することができる。
従って、磁気ディスク装置のステージングを行なう場合
や、磁気ディスク装置に拡張記憶装置の内容をスワップ
アウトする場合や、あらかじめ高速演算処理装置で実行
されるロードモノニールを拡張記憶装置にノリロードす
る場合、高速演算処理装置の介入なしに制御することが
できる。
〔発明の効果〕
以上説明したように本発明は、7°ロセツサからの第1
の主記憶装置と拡張記憶装置とのデータ転送要求と、高
速演算処理装置からの第2の主記憶装置と拡張記憶装置
とのデータ転送要求を同時に受けつけることができ、各
々のデータ転送を制御するデータ伝送手段を設けること
により、プロセッサによる第1の主記憶装置と拡張記憶
装置とのデータ転送制御を、高速演算処理装置による高
速演算処理動作及び第2の主記憶装置と高速演算処理装
置のデータ転送動作とは独立して制御できるようにして
、拡張記憶装置と第1の主記憶装置とのデータ転送を高
速演算処理装置の介入なしK。
実行制御し、システムのスループットの向上が計れると
いう効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例の構成を示すブロック図であ
る。 1・・・システム制御装置、2・・・入出力制御装置。 3・・・中央処理装置、4・・・高速演算処理装置、5
・・・制御用主記憶装置、6・・・演算用主記憶装置、
7・・・拡張記憶装置、8・・・演算用データ転送制御
装置。 9・・・拡張記憶データ転送制御装置、10・・・制御
卸プロセッサインターフェース制御装置、11・・・制
御用データ転送料脚装置、12・・・磁気ディスク装置

Claims (1)

    【特許請求の範囲】
  1. 1、制御プログラムや制御用データが格納された第1の
    主記憶装置と、該第1の主記憶装置に格納された制御プ
    ログラムを実行したりあるいは制御データの転送を制御
    するプロセッサと、ユーザープログラムや演算用データ
    が格納された第2の主記憶装置と、該第2の主記憶装置
    に格納されたユーザープログラムを高速に実行する高速
    演算処理装置と、入出力高速化のための拡張記憶装置と
    、これら各装置に接続されたシステム制御装置とを有す
    る情報処理装置において、前記プロセッサからの前記第
    1の主記憶装置と前記拡張記憶装置とのデータ転送要求
    と、前記高速演算処理装置からの前記第2の主記憶装置
    と前記拡張記憶装置とのデータ転送要求とを同時に受付
    けることができ、各々のデータ転送を制御するデータ転
    送制御手段を有することを特徴とする拡張記憶転送制御
    方式。
JP32520587A 1987-12-24 1987-12-24 拡張記憶転送制御方式 Pending JPH01169552A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP32520587A JPH01169552A (ja) 1987-12-24 1987-12-24 拡張記憶転送制御方式
FR8817113A FR2625342B1 (fr) 1987-12-24 1988-12-23 Dispositif permettant de traiter simultanement les demandes de transfert produites par l'unite centrale de traitement, l'unite de traitement arithmetique et l'unite de traitement d'entree-sortie d'un ordinateur de grande puissance
US07/290,623 US5107416A (en) 1987-12-24 1988-12-27 Arrangement for simultaneously dealing with transfer requests produced by central, arithmetic and input-output processors of a super computer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32520587A JPH01169552A (ja) 1987-12-24 1987-12-24 拡張記憶転送制御方式

Publications (1)

Publication Number Publication Date
JPH01169552A true JPH01169552A (ja) 1989-07-04

Family

ID=18174196

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32520587A Pending JPH01169552A (ja) 1987-12-24 1987-12-24 拡張記憶転送制御方式

Country Status (1)

Country Link
JP (1) JPH01169552A (ja)

Similar Documents

Publication Publication Date Title
JP2513024B2 (ja) 拡張記憶アドレス制御方式
JPS6364144A (ja) 記憶装置間デ−タ転送方式
JPH01169552A (ja) 拡張記憶転送制御方式
JPH01169551A (ja) 拡張記憶転送制御方式
JP3004102B2 (ja) データベース演算処理装置
JP2972213B2 (ja) 情報処理装置
JPH0754467B2 (ja) データ処理装置
JP2527038B2 (ja) 拡張記憶転送制御方式
JP3002041B2 (ja) データベース演算処理装置
JPS6223895B2 (ja)
JPH025104A (ja) 演算処理装置
JP3301551B2 (ja) ソート処理機能を持つデータ処理装置
JPH08123696A (ja) 複数osのシミュレーション方法
JPS62251957A (ja) 機能分散情報処理システム
JPS5851293B2 (ja) デ−タ交換制御方式
JPS6394339A (ja) 仮想計算機システム
JPS62147545A (ja) 情報処理装置における転送命令処理方式
JPH01128149A (ja) ワークステーション制御プログラムローディング制御方式
JPH0754508B2 (ja) 計算機システム
JPH0444146A (ja) 入出力制御装置のエミュレート処理方式
JPH01309174A (ja) ベクトル処理装置
JPH06176074A (ja) データ処理装置
JPS58125162A (ja) 分散システム管理装置
JPH05204633A (ja) データ処理装置及びこれを備えた共有記憶データ処理装 置
JPH02211573A (ja) ホスト・ターゲットマシンシステム