JPH01169917A - ウェーハの接着方法 - Google Patents

ウェーハの接着方法

Info

Publication number
JPH01169917A
JPH01169917A JP62333867A JP33386787A JPH01169917A JP H01169917 A JPH01169917 A JP H01169917A JP 62333867 A JP62333867 A JP 62333867A JP 33386787 A JP33386787 A JP 33386787A JP H01169917 A JPH01169917 A JP H01169917A
Authority
JP
Japan
Prior art keywords
wafer
wafers
heated
temperature
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62333867A
Other languages
English (en)
Other versions
JP2589994B2 (ja
Inventor
Yoshihiro Arimoto
由弘 有本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP62333867A priority Critical patent/JP2589994B2/ja
Publication of JPH01169917A publication Critical patent/JPH01169917A/ja
Application granted granted Critical
Publication of JP2589994B2 publication Critical patent/JP2589994B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19Preparing inhomogeneous wafers
    • H10P90/1904Preparing vertically inhomogeneous wafers
    • H10P90/1906Preparing SOI wafers
    • H10P90/1914Preparing SOI wafers using bonding

Landscapes

  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 ウェーハの接着方法に関し、 大口径ウェーハにおける未接着領域の発生を抑制するこ
とを目的とし、 絶縁膜を介して2枚のウェーハを接着する際に、両ウェ
ーハの少なくも一方のウェーハを接着面に対して凸状に
変形させた状態で両ウェーハを重ね合わせることにより
構成する。
〔竜業上の利用分野〕
本発明はシリコン等からなる2枚のウェーハを絶縁膜を
介して接着し、一方のウェーハを薄膜化して5OI(シ
リコン・オン・インシユレータ)基板を得る場合のウェ
ーノhの接着方法に関するO〔従来の技術〕 表面に酸化膜を形成したStウエーノ1を重ね合わせ、
熱処理により接着したあと片方にウェーノーを薄膜化し
た、いわゆる貼り付けSOI基板は高性能LSI用基板
として有用である。
〔発明が解決しようとする問題点〕
しかしながら大口径ウェーハを均一に接着することは容
易でなく、たいていの場合部分的に接着していない領域
が発生する。未接着領域の存在はそのあとの工程に大き
な彰響を与え素子の歩留まシを著しく低下させる。また
熱処理時に未接着領域の81が剥離しS1片が飛散した
シするとプロセス装置を汚染することにもなる。
本発明はこのような問題点を解決して大口径ウェーハに
おいても未接着領域の発生を抑えるようKするものであ
る。
〔問題点を解決するための手段〕
接着の均一性を改善する方法としては、接着前のウェー
ハ上ね合わせ時にウェーハ全域を一様に接触させること
と810.表面におけるシラノール基と水分の量の制御
が必要である。未接触部分があるとその後の接着工程時
に未接着領域となる。
均一な接触は、ウェーハを重ね合わせるときに接着面に
対してウェーハを凸状に変形させ、ウェーハの中心部か
ら端部へと徐々に接触させることによシ可能である。ウ
ェーハを凸状に均一に変形させるにはウェーハの表裏に
温度差を与えればよい。
すなわち片方のウェーハを前もって加熱しておきその上
に、よシ低温のウェーハを外力を加えることなく重ねる
。より高温のウェーハと近接することにより、新たに重
ねたウェーハの表裏に温度差が生じ接着面に対して凸状
に変形する。熱の伝導とともにウェーハ表裏の温度差が
小さくなることから変形は小さくなり、ウェーノ・間の
接触は中心部から徐々に端部に進行する。
〔作用〕
このことによシ、間隙を生じることなしに均一にウェー
ハ全域を接触させることができる。また、片方のウェー
ハをあらかじめ加熱しておくことによシ、ウェーハ表面
の過剰なシラノール基や吸着している水分を低減し、新
たな空隙の発生を抑制することができる。シラノール基
は熱処理時に脱水反応し水分を発生するため、表面に吸
着していゐ水分とともに過剰に存在すると新たに空隙を
発生させる。
〔実施例〕
図(a)に示すようK Siウェーハ1をスチーム酸化
し表面に5lit 2を形成する。酸化温度は1100
℃、酸化時間は1時間、Sin、膜厚は0.5μmであ
る。次いで図へ)に示すように片方のウェーハlをカー
ボンヒータ3上にtき50−500℃に加熱する。雰囲
気は不活性ガスもしくは真空中である。
次に図(c)K示すように少なくとも加熱中のウェーハ
1より50℃以上低温のウエーノS4を加熱中のウェー
ハ1上に置く。このとき圧力は加え々い。
また、いずれかのウェーハに酸化膜がなくともよい。重
ねたウェー/140片面が加熱され接着面に対して凸状
に変形したあと熱の伝達とともに表裏の温度差が小さく
なることにより変形がなくなり、図(d)に示すように
下のウェーハ1と均一に接触する。
上に置いたウェーハ4の温度が上昇し宙状状すに近くな
るまで放置したあと、カーボンヒータ3により500−
1200℃まで加熱しウェーハ1,4を接着する0この
ときウェーハ1,4間に電圧をかけて静電圧力を発生さ
せウェーハ1,4間の密着性を良くすることは、よシ均
一で強固な接着を得るために効果的である。片面加熱で
は基板に反シが発生するため基板の上にさらにカーボン
ヒータ5を置き均一に加熱したほうがよい。700℃以
上になったら加熱をやめ基板を取り出して、通常の電気
炉で700−1200℃まで加熱してもよい。
〔発明の効果〕
加熱したウェーハ上に、より低温のウェーハを圧力をか
けずに重ね、ウェーハを凸状に変形させ接触させること
Kより、ウェーハ全域で均一な接触を得た。また、片方
のウェーハをあらかじめ加熱しておくことによυ、ウェ
ーハ表面の過剰なシラノール基や吸着している水分を低
減することができ、その後の加熱において未接着領域の
発生を抑制した。このことによケ大ロ径ウェーハにおい
ても未接着領域の発生を抑制することができ接着の均一
性を大幅に改善することができた0
【図面の簡単な説明】
図は本発明の一実施例を示す工程順断面図である。 図において、 1.4はウェーハ、 2.2′は絶縁膜(5tot )、 3はカーボンヒータ、 を示す。 図面の浄書 (in) CC) 本う宇ら 日月 6リ −クEズΣ2づ3ンク“方1図 (b) <d) ’ty′VXQ =Hノ+IQ mj=10Eコ手続補
正書(方式) 昭和63年4月28日 昭和62年特許願第333867号 2 発明の名称 ウェーハの接着方法 3 補正をする者 事件との関係  特許出願人 住所 神奈川県用崎市中原区上小田中1015番地名称
 (522)富士通株式会社 代表者山本卓眞 4 代理人 郵便番号 211 住所 神奈川県用崎市中原区上小田中1015番地5 
補正により増加する発明の数   なし6 補正命令の
日付  昭和63年3月29日(88)7、?!正の対
象 l)明m書の発明の詳細な説明の欄 2)明細書の図面の簡単な説明の欄 3)明細書添付図面 8、補正の内容 l)明細書第4頁15行目の「図(a)」を「第1図(
a)」と補正する。 2)同書第4頁18行目の「図(b)」を「第1図(b
)」と補正する。 3)同書箱5頁3行目の「図(C)」を「第1図(C)
」と補正する。 4)同書箱5頁10行目の「図(d)」を「第1図(d
)」と補正する。 5)同書箱6頁15行目の「図」を「第1図(a)乃至
(d)」と補正する。 9、添付書類の目録 補正図面

Claims (1)

    【特許請求の範囲】
  1.  第1および第2のウェーハの少なくとも一方のウェー
    ハ上に絶縁膜を形成し該絶縁膜を介して該第1、第2の
    ウェーハを接着する方法において、少なくとも一方のウ
    ェーハを接着面に対して凸状に変形させた状態で該第1
    、第2のウェーハを重ね合わせることを特徴とするウェ
    ーハの接着方法。
JP62333867A 1987-12-24 1987-12-24 ウェーハの接着方法 Expired - Lifetime JP2589994B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62333867A JP2589994B2 (ja) 1987-12-24 1987-12-24 ウェーハの接着方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62333867A JP2589994B2 (ja) 1987-12-24 1987-12-24 ウェーハの接着方法

Publications (2)

Publication Number Publication Date
JPH01169917A true JPH01169917A (ja) 1989-07-05
JP2589994B2 JP2589994B2 (ja) 1997-03-12

Family

ID=18270833

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62333867A Expired - Lifetime JP2589994B2 (ja) 1987-12-24 1987-12-24 ウェーハの接着方法

Country Status (1)

Country Link
JP (1) JP2589994B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0350817A (ja) * 1989-07-19 1991-03-05 Fujitsu Ltd Soi基板の製造方法
US5300175A (en) * 1993-01-04 1994-04-05 Motorola, Inc. Method for mounting a wafer to a submount
US5843832A (en) * 1995-03-01 1998-12-01 Virginia Semiconductor, Inc. Method of formation of thin bonded ultra-thin wafers
FR2848337A1 (fr) * 2002-12-09 2004-06-11 Commissariat Energie Atomique Procede de realisation d'une structure complexe par assemblage de structures contraintes
JP2006278971A (ja) * 2005-03-30 2006-10-12 Shin Etsu Handotai Co Ltd 貼り合わせウエーハの製造方法及びそれに用いるウエーハ保持用治具

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61145839A (ja) * 1984-12-20 1986-07-03 Toshiba Corp 半導体ウエ−ハの接着方法および接着治具
JPS6271215A (ja) * 1985-09-25 1987-04-01 Toshiba Corp ウエハ接合装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61145839A (ja) * 1984-12-20 1986-07-03 Toshiba Corp 半導体ウエ−ハの接着方法および接着治具
JPS6271215A (ja) * 1985-09-25 1987-04-01 Toshiba Corp ウエハ接合装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0350817A (ja) * 1989-07-19 1991-03-05 Fujitsu Ltd Soi基板の製造方法
US5300175A (en) * 1993-01-04 1994-04-05 Motorola, Inc. Method for mounting a wafer to a submount
US5843832A (en) * 1995-03-01 1998-12-01 Virginia Semiconductor, Inc. Method of formation of thin bonded ultra-thin wafers
FR2848337A1 (fr) * 2002-12-09 2004-06-11 Commissariat Energie Atomique Procede de realisation d'une structure complexe par assemblage de structures contraintes
WO2004064132A1 (fr) * 2002-12-09 2004-07-29 Commissariat A L'energie Atomique Procede de realisation d'une structure complexe par assemblage de structures contraintes
JP2006509376A (ja) * 2002-12-09 2006-03-16 コミサリヤ・ア・レネルジ・アトミク 応力下の構造体の組立により複合構造体を作製する方法
US7550052B2 (en) 2002-12-09 2009-06-23 Commissariat A L'energie Atomique Method of producing a complex structure by assembling stressed structures
JP4778238B2 (ja) * 2002-12-09 2011-09-21 コミサリヤ・ア・レネルジ・アトミク 応力下の構造体の組立により複合構造体を作製する方法
JP2006278971A (ja) * 2005-03-30 2006-10-12 Shin Etsu Handotai Co Ltd 貼り合わせウエーハの製造方法及びそれに用いるウエーハ保持用治具

Also Published As

Publication number Publication date
JP2589994B2 (ja) 1997-03-12

Similar Documents

Publication Publication Date Title
JPS62216352A (ja) 半導体装置の製造方法
JP2009111362A5 (ja)
JP2010095595A5 (ja)
JPH01169917A (ja) ウェーハの接着方法
JP2006248895A5 (ja)
JPH02183510A (ja) 半導体用基板の製法
JP3901862B2 (ja) ウェーハの結合方法
JPH02135722A (ja) 半導体基体の張り合わせ方法
CN117577543A (zh) 一种键合方法以及soi衬底的制备方法
JP2535577B2 (ja) ウェ―ハの接着方法
JP2576163B2 (ja) 平板接着法
JP2627157B2 (ja) 半導体基板の製造方法
JPH11191557A (ja) Soi基板の製造方法
JPH01226166A (ja) 半導体装置基板の製造方法
JPH08195333A (ja) 単結晶シリコン積層構造体の無歪み接合方法
JPH07118075A (ja) 絶縁材と金属基板の接合方法
TW202523504A (zh) 矽鋼片結合之製造方法
JPH0266933A (ja) 半導体装置の製造方法
JP2018090472A (ja) 電子デバイスの製造方法
JPS6393135A (ja) 半導体基板の製造方法
JPH0745157A (ja) 座標入力パネルの製造方法
JP5738145B2 (ja) Soiウェーハの製造方法
JPH07201690A (ja) 基板の接合方法
JPH06196377A (ja) 半導体基板の接合方法
JPH07214344A (ja) 積層接合装置