JPH06196377A - 半導体基板の接合方法 - Google Patents
半導体基板の接合方法Info
- Publication number
- JPH06196377A JPH06196377A JP32997591A JP32997591A JPH06196377A JP H06196377 A JPH06196377 A JP H06196377A JP 32997591 A JP32997591 A JP 32997591A JP 32997591 A JP32997591 A JP 32997591A JP H06196377 A JPH06196377 A JP H06196377A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- film
- stress
- substrates
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
- Measuring Fluid Pressure (AREA)
Abstract
(57)【要約】
【目的】 張り合わせ法により製作する半導体素子形成
用基板の膜に適度な内部応力を導入する方法を提供す
る。 【構成】 ２枚の基板のうち一方の基板を接合面が凸に
なるように湾曲させ、他方の基板をこれに沿わせて重ね
合わせ、熱処理して接合一体化させる。
用基板の膜に適度な内部応力を導入する方法を提供す
る。 【構成】 ２枚の基板のうち一方の基板を接合面が凸に
なるように湾曲させ、他方の基板をこれに沿わせて重ね
合わせ、熱処理して接合一体化させる。
Description
【０００１】
【産業上の利用分野】本発明は、張り合わせ法を用いた
半導体素子形成用基板（以下基板と呼ぶ）の製造方法に
関する。
半導体素子形成用基板（以下基板と呼ぶ）の製造方法に
関する。
【０００２】
【従来の技術】大面積で良質なシリコン薄膜単結晶を有
するＳＯＩ（Silicon on Insulator）基板を得る方法と
して、あるいは表面から深い位置に急峻な不純物濃度勾
配を持つ半導体基板を得る方法として、直接接合法が利
用される。ＳＯＩ基板を得るには、まず表面を鏡面に仕
上げたシリコン基板を２枚用意し、一方または両方の基
板表面に絶縁膜を形成する。次に基板の絶縁膜（鏡面）
同士を軽く接触させ仮接合状態にし、これを高温で熱処
理して一体化させ接合を完了する。最後に一方の基板を
研磨、エッチングなどにより所望の厚さを残して除去す
るとＳＯＩ基板が完成する。急峻な不純物濃度勾配を目
的とする場合には、所望の不純物分布の基板を用意し、
絶縁膜を形成することなく上述の手順で基板同士を直接
接合する。
するＳＯＩ（Silicon on Insulator）基板を得る方法と
して、あるいは表面から深い位置に急峻な不純物濃度勾
配を持つ半導体基板を得る方法として、直接接合法が利
用される。ＳＯＩ基板を得るには、まず表面を鏡面に仕
上げたシリコン基板を２枚用意し、一方または両方の基
板表面に絶縁膜を形成する。次に基板の絶縁膜（鏡面）
同士を軽く接触させ仮接合状態にし、これを高温で熱処
理して一体化させ接合を完了する。最後に一方の基板を
研磨、エッチングなどにより所望の厚さを残して除去す
るとＳＯＩ基板が完成する。急峻な不純物濃度勾配を目
的とする場合には、所望の不純物分布の基板を用意し、
絶縁膜を形成することなく上述の手順で基板同士を直接
接合する。
【０００３】
【発明が解決しようとする課題】このようにして製作し
た基板に素子を形成するとき、薄膜化した基板（以下、
膜と呼ぶ）の内部応力が素子の性能や製造歩留りを左右
する場合がある。膜の応力の問題はとくにダイヤフラム
や梁などの構造を持つ素子においてより深刻である。た
とえば膜内に圧縮応力が存在すると、膜を利用して形成
したダイヤフラムや梁にたわみが生じ、これを利用する
センサーなどでは原点付近で大きな不感帯を持つ。引っ
張り応力はダイヤフラム用途に限らず一般に好ましいと
考えられるが、これが極端に大きいと基板の反りなどを
生じ素子製造プロセスの障害となる。また膜内で応力が
不均一に分布しているとそれが素子特性のバラツキとな
って現れる。従来の方法においては膜に内部応力を導入
することは不可能であった。このため膜内の応力分布
は、基板の反りや表面の凸凹、またはハンドリングに伴
う基板の変形などの不安定な要因が支配的となってい
た。本発明は、張り合わせ法により製作する基板の膜に
適度な内部応力を導入する方法を提供する。
た基板に素子を形成するとき、薄膜化した基板（以下、
膜と呼ぶ）の内部応力が素子の性能や製造歩留りを左右
する場合がある。膜の応力の問題はとくにダイヤフラム
や梁などの構造を持つ素子においてより深刻である。た
とえば膜内に圧縮応力が存在すると、膜を利用して形成
したダイヤフラムや梁にたわみが生じ、これを利用する
センサーなどでは原点付近で大きな不感帯を持つ。引っ
張り応力はダイヤフラム用途に限らず一般に好ましいと
考えられるが、これが極端に大きいと基板の反りなどを
生じ素子製造プロセスの障害となる。また膜内で応力が
不均一に分布しているとそれが素子特性のバラツキとな
って現れる。従来の方法においては膜に内部応力を導入
することは不可能であった。このため膜内の応力分布
は、基板の反りや表面の凸凹、またはハンドリングに伴
う基板の変形などの不安定な要因が支配的となってい
た。本発明は、張り合わせ法により製作する基板の膜に
適度な内部応力を導入する方法を提供する。
【０００４】
【問題を解決するための手段】実験によれば、製作した
基板の膜の内部応力は仮接合時の状態で決まり、これに
続く熱処理および薄膜化のための加工工程における応力
の緩和はほとんどない。すなわち、仮接合状態の各々の
基板に引っ張りと圧縮の応力を与えることで、最終的に
仕上げた膜に応力を残すことが可能である。膜の内部応
力の大きさは２枚の基板のはじめの厚さと残す膜の厚さ
および当初の応力とから決まる。本発明ではこのような
接合を行うために基板を弾性的に変形させたときの表面
の長さの変化を利用する。基板の厚み方向の機械的な外
力を与えて、基板をその表面が凸になるように変形させ
ると表面は湾曲の程度に応じて伸長する。もう１枚の基
板をこれに重ねると、表面同士が鏡面であれば互いに吸
着し合い、重ねた基板は先に変形させた基板に沿って凹
に変形する。このとき重ねた基板に作用する外力はその
厚み方向のみであるからこの基板の表面は圧縮を受けて
いる。ここで当初の機械的な力を解除すれば基板に応力
を残すことができる。このとき各基板には引っ張りと圧
縮の応力がその厚さに応じて存在し、この分布は接合一
体化の熱処理後も保存される。一方の基板を薄膜化して
目的の基板に仕上げると、応力は薄膜に集中し、膜厚が
基板全厚さに対して充分小さい場合は、仮接合時の基板
表面の伸縮量に相当する応力が導入される。膜に導入さ
れる応力は基板の最初の伸縮量、すなわち仮接合時の基
板の湾曲の程度で決まるから応力の制御は容易である。
また膜の厚みが無視できない場合でも、最終膜厚、基板
厚さおよび導入すべき応力の大きさから、仮接合時に必
要な湾曲は容易に設計できる。
基板の膜の内部応力は仮接合時の状態で決まり、これに
続く熱処理および薄膜化のための加工工程における応力
の緩和はほとんどない。すなわち、仮接合状態の各々の
基板に引っ張りと圧縮の応力を与えることで、最終的に
仕上げた膜に応力を残すことが可能である。膜の内部応
力の大きさは２枚の基板のはじめの厚さと残す膜の厚さ
および当初の応力とから決まる。本発明ではこのような
接合を行うために基板を弾性的に変形させたときの表面
の長さの変化を利用する。基板の厚み方向の機械的な外
力を与えて、基板をその表面が凸になるように変形させ
ると表面は湾曲の程度に応じて伸長する。もう１枚の基
板をこれに重ねると、表面同士が鏡面であれば互いに吸
着し合い、重ねた基板は先に変形させた基板に沿って凹
に変形する。このとき重ねた基板に作用する外力はその
厚み方向のみであるからこの基板の表面は圧縮を受けて
いる。ここで当初の機械的な力を解除すれば基板に応力
を残すことができる。このとき各基板には引っ張りと圧
縮の応力がその厚さに応じて存在し、この分布は接合一
体化の熱処理後も保存される。一方の基板を薄膜化して
目的の基板に仕上げると、応力は薄膜に集中し、膜厚が
基板全厚さに対して充分小さい場合は、仮接合時の基板
表面の伸縮量に相当する応力が導入される。膜に導入さ
れる応力は基板の最初の伸縮量、すなわち仮接合時の基
板の湾曲の程度で決まるから応力の制御は容易である。
また膜の厚みが無視できない場合でも、最終膜厚、基板
厚さおよび導入すべき応力の大きさから、仮接合時に必
要な湾曲は容易に設計できる。
【０００５】
【作用】本方法との比較のため、従来の方法で製作した
場合に張り合わせ基板の膜の内部応力を概算する。まず
材料の熱膨張によって膜に導入される応力を見積もる。
モデルとして径１００mm、厚さ５００μm のシリコン基
板２枚に各々厚さ０．５μm の熱酸化膜を形成しこれら
を接合して一方を厚さ１μm の膜に仕上げたＳＯＩ構造
を考える。用いる基板の表面は完全に平坦で、酸化温度
（１０００0C）では応力はないものと仮定する。このと
き膜の内部応力は引っ張りで、その大きさは２．９Ｘ１
０6 dyn/cm2 と見積もられる。次に基板表面の凸凹によ
って膜に導入される応力を見積もる。モデルとして径１
００mm、厚さ５００μm で表面が曲率半径１０m の凸状
の基板に、完全に平坦な表面を持つ十分に厚い基板を接
合しこれを厚さ１μm の膜に仕上げた構造を考える。こ
の膜の内部応力は５，５Ｘ１０6 dyn/cm2 と見積もられ
る。ここで本方法により導入しうる応力の大きさを示
す。径１００mm、厚さ５００μm の平坦な基板を２枚用
意し、１枚を曲率半径Ｒ（cm）に湾曲させる。これにも
う１枚の基板を沿わせて接合し、先に湾曲させた側の基
板を薄膜化して厚さ１μm の膜に仕上げるとすると、膜
の内部応力は引っ張りでその大きさは、６．６Ｘ１０10
／Ｒdyn/ cm2 と計算される。たとえば湾曲の曲率半径
を７０m とすると膜には約１０7 dyn/cm2 の引っ張り応
力が導入される。これは膜全面にわたって引っ張り応力
を残すに充分な値である。
場合に張り合わせ基板の膜の内部応力を概算する。まず
材料の熱膨張によって膜に導入される応力を見積もる。
モデルとして径１００mm、厚さ５００μm のシリコン基
板２枚に各々厚さ０．５μm の熱酸化膜を形成しこれら
を接合して一方を厚さ１μm の膜に仕上げたＳＯＩ構造
を考える。用いる基板の表面は完全に平坦で、酸化温度
（１０００0C）では応力はないものと仮定する。このと
き膜の内部応力は引っ張りで、その大きさは２．９Ｘ１
０6 dyn/cm2 と見積もられる。次に基板表面の凸凹によ
って膜に導入される応力を見積もる。モデルとして径１
００mm、厚さ５００μm で表面が曲率半径１０m の凸状
の基板に、完全に平坦な表面を持つ十分に厚い基板を接
合しこれを厚さ１μm の膜に仕上げた構造を考える。こ
の膜の内部応力は５，５Ｘ１０6 dyn/cm2 と見積もられ
る。ここで本方法により導入しうる応力の大きさを示
す。径１００mm、厚さ５００μm の平坦な基板を２枚用
意し、１枚を曲率半径Ｒ（cm）に湾曲させる。これにも
う１枚の基板を沿わせて接合し、先に湾曲させた側の基
板を薄膜化して厚さ１μm の膜に仕上げるとすると、膜
の内部応力は引っ張りでその大きさは、６．６Ｘ１０10
／Ｒdyn/ cm2 と計算される。たとえば湾曲の曲率半径
を７０m とすると膜には約１０7 dyn/cm2 の引っ張り応
力が導入される。これは膜全面にわたって引っ張り応力
を残すに充分な値である。
【０００６】
【実施例】（実施例１）本発明による実施例を示す。 １）径１００mm、厚さ５００μm のシリコンウエハを２
枚用意し、各々表面に厚さ０，５μm の熱酸化膜を形成
した。 ２）表面を曲率半径５０m の凸状に形成した真空吸着式
プレートに基板を吸着して変形させ、この上にもう1 枚
の基板を重ね仮接合した。 ３）真空吸着を解除し応力による剥離がないことを確認
したうえで、これを熱処理炉に挿入し窒素雰囲気中、１
１００℃、２時間の熱処理を行った。 ４）この基板を先に変形させた基板の側から研磨し厚さ
２μm の膜を残した。 ５）比較のため従来法で作製した試料を用意し、両者を
支持基板の側から徐々に薄くしていったところいずれも
膜側が凸に変形した。この変形はシリコンと熱酸化膜の
熱膨張係数の差に起因して生じる酸化膜内の圧縮応力に
よるものである。変形の度合いは本方法により製作した
試料の方が明らかに小さく、膜に引っ張りの応力が入っ
ていたことが確認された。
枚用意し、各々表面に厚さ０，５μm の熱酸化膜を形成
した。 ２）表面を曲率半径５０m の凸状に形成した真空吸着式
プレートに基板を吸着して変形させ、この上にもう1 枚
の基板を重ね仮接合した。 ３）真空吸着を解除し応力による剥離がないことを確認
したうえで、これを熱処理炉に挿入し窒素雰囲気中、１
１００℃、２時間の熱処理を行った。 ４）この基板を先に変形させた基板の側から研磨し厚さ
２μm の膜を残した。 ５）比較のため従来法で作製した試料を用意し、両者を
支持基板の側から徐々に薄くしていったところいずれも
膜側が凸に変形した。この変形はシリコンと熱酸化膜の
熱膨張係数の差に起因して生じる酸化膜内の圧縮応力に
よるものである。変形の度合いは本方法により製作した
試料の方が明らかに小さく、膜に引っ張りの応力が入っ
ていたことが確認された。
【０００７】（実施例２） 1) 径１００mm、厚さ５００μm のシリコンウエハを４
枚用意し、各々表面に厚さ０．１μm の熱酸化膜を形成
した。 ２）実施例１の２）、３）の要領で２組の接合基板ａ、
ｂを製作し、ａについては先に変形させた基板側を、ｂ
については反対側の基板をそれぞれ薄膜化して厚さ５μ
m のＳＯＩ膜を残した。 ３）これらの基板の支持基板の一部をウエットエッチン
グにより除去して、約３mm角のＳＯＩダイヤフラムを形
成して観察したところ、ａでは膜がピンと張ったままで
あるのに対してｂでは膜がたるんでいた。試料の製作法
とこの結果を勘案すると、ａの基板では膜の内部応力は
引っ張りであり、ｂの基板では膜の内部応力は圧縮であ
ると結論される。
枚用意し、各々表面に厚さ０．１μm の熱酸化膜を形成
した。 ２）実施例１の２）、３）の要領で２組の接合基板ａ、
ｂを製作し、ａについては先に変形させた基板側を、ｂ
については反対側の基板をそれぞれ薄膜化して厚さ５μ
m のＳＯＩ膜を残した。 ３）これらの基板の支持基板の一部をウエットエッチン
グにより除去して、約３mm角のＳＯＩダイヤフラムを形
成して観察したところ、ａでは膜がピンと張ったままで
あるのに対してｂでは膜がたるんでいた。試料の製作法
とこの結果を勘案すると、ａの基板では膜の内部応力は
引っ張りであり、ｂの基板では膜の内部応力は圧縮であ
ると結論される。
【０００８】
【発明の効果】本発明によれば、張り合わせ法により製
作する基板の膜内部に一様に圧縮あるいは引っ張りの応
力を任意に導入することが可能となる。
作する基板の膜内部に一様に圧縮あるいは引っ張りの応
力を任意に導入することが可能となる。
【図１】従来法による張り合わせ基板の製作工程を示す
説明図。
説明図。
【図２】本発明の実施例を説明する製作工程図。
【手続補正書】
【提出日】平成３年１２月２６日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
Claims (1)
- 【請求項１】 表面を鏡面に仕上げた２枚の半導体素子
形成用基板を、その鏡面同士を接触させ仮接合した後、
熱処理して接合一体化させる直接接合法において、仮接
合にさいして、一方の半導体素子形成用う 基板を接合
面が凸になるように湾曲させ他方の基板をこれに沿わせ
て重ね合わせることで、内部に応力を導入せしめること
を特徴とする半導体基板の接合方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32997591A JPH06196377A (ja) | 1991-11-19 | 1991-11-19 | 半導体基板の接合方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32997591A JPH06196377A (ja) | 1991-11-19 | 1991-11-19 | 半導体基板の接合方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06196377A true JPH06196377A (ja) | 1994-07-15 |
Family
ID=18227369
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32997591A Pending JPH06196377A (ja) | 1991-11-19 | 1991-11-19 | 半導体基板の接合方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06196377A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002536843A (ja) * | 1999-02-10 | 2002-10-29 | コミツサリア タ レネルジー アトミーク | 内部応力制御のなされた多層構造体、およびその製造方法 |
| JP2006509377A (ja) * | 2002-12-09 | 2006-03-16 | コミサリヤ・ア・レネルジ・アトミク | 分離されるよう構成された応力下での構造体の製造方法 |
| JP2008547219A (ja) * | 2005-06-27 | 2008-12-25 | ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア | 転位の無い歪んだ結晶を作成するための方法 |
-
1991
- 1991-11-19 JP JP32997591A patent/JPH06196377A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002536843A (ja) * | 1999-02-10 | 2002-10-29 | コミツサリア タ レネルジー アトミーク | 内部応力制御のなされた多層構造体、およびその製造方法 |
| JP4889154B2 (ja) * | 1999-02-10 | 2012-03-07 | コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ | 多層構造体の製造方法 |
| JP2006509377A (ja) * | 2002-12-09 | 2006-03-16 | コミサリヤ・ア・レネルジ・アトミク | 分離されるよう構成された応力下での構造体の製造方法 |
| JP2008547219A (ja) * | 2005-06-27 | 2008-12-25 | ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア | 転位の無い歪んだ結晶を作成するための方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5993677A (en) | Process for transferring a thin film from an initial substrate onto a final substrate | |
| JP3321882B2 (ja) | 基板はり合わせ方法 | |
| JP2856030B2 (ja) | 結合ウエーハの製造方法 | |
| US7094666B2 (en) | Method and system for fabricating strained layers for the manufacture of integrated circuits | |
| JP2002536843A (ja) | 内部応力制御のなされた多層構造体、およびその製造方法 | |
| JPH0580133B2 (ja) | ||
| JPH01315159A (ja) | 誘電体分離半導体基板とその製造方法 | |
| US8034208B2 (en) | Deformation moderation method | |
| US7390724B2 (en) | Method and system for lattice space engineering | |
| JPH098124A (ja) | 絶縁分離基板及びその製造方法 | |
| US8785292B2 (en) | Anodic bonding method and method of producing acceleration sensor | |
| EP0955670A3 (en) | Method of forming oxide film on an SOI layer and method of fabricating a bonded wafer | |
| US7264996B2 (en) | Method for separating wafers bonded together to form a stacked structure | |
| CN217535470U (zh) | 空腔soi基板 | |
| JPH06196377A (ja) | 半導体基板の接合方法 | |
| JP2751261B2 (ja) | 半導体基体の張り合わせ方法 | |
| JP6396756B2 (ja) | 複合体およびその製造方法ならびに複合基板の製造方法 | |
| JP2535645B2 (ja) | 半導体基板の製造方法 | |
| JPH05166689A (ja) | 半導体基板の接合方法 | |
| JP2863980B2 (ja) | ウエハの製作方法 | |
| JP2589994B2 (ja) | ウェーハの接着方法 | |
| JP2512243B2 (ja) | 半導体素子形成用基板の製造方法 | |
| JPH07130590A (ja) | 半導体基板の製造方法 | |
| JPS61234547A (ja) | 半導体基板の製造方法 | |
| JPH06267804A (ja) | 貼り合わせ半導体基板及びその製造方法 |