JPH01170221A - アナログデイジタル変換装置 - Google Patents
アナログデイジタル変換装置Info
- Publication number
- JPH01170221A JPH01170221A JP32922087A JP32922087A JPH01170221A JP H01170221 A JPH01170221 A JP H01170221A JP 32922087 A JP32922087 A JP 32922087A JP 32922087 A JP32922087 A JP 32922087A JP H01170221 A JPH01170221 A JP H01170221A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- converter
- output
- resolution
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、アナログ信号をディジタル信号に変換する
アナログディジタル変拳（以下ＡＤ変換という）装置の
改良に関するものである。
アナログディジタル変拳（以下ＡＤ変換という）装置の
改良に関するものである。
一般にアナログ信号を計測器や計算機忙入力するための
ディジタル信号に変換するＡＤ変変装装置してはいくつ
かの方式があり、その中の１つとして直流電圧をその大
きさに応じたパルス数に変え、そのパルス数を計数する
ことによりＡＤ変換するものが既に知られている。
ディジタル信号に変換するＡＤ変変装装置してはいくつ
かの方式があり、その中の１つとして直流電圧をその大
きさに応じたパルス数に変え、そのパルス数を計数する
ことによりＡＤ変換するものが既に知られている。
第２図はこのようを従来のＡＤ変換装置を示し。
図中１１）は直流電圧を周波数に変換する出力周波数の
低いｖＦ変神器、（７）はとのｖＰ変喚器１里）から出
力されるパルス信号をパルス数をその分解能に応じた間
隔でカウントする計数回路で、カウンタｔ８１とこのカ
ウンタ（８）のカウント時間を制御するカラン） ｆｆ
ｔ！Ｉ ４回路（９）から構成される装置この第２図に
おいて、ＶＦ変換器（１）に入力されたアナログ信号ｖ
１ は、そのアナログ信号の電圧値に比例した周波数の
パルス信号に変換される。
低いｖＦ変神器、（７）はとのｖＰ変喚器１里）から出
力されるパルス信号をパルス数をその分解能に応じた間
隔でカウントする計数回路で、カウンタｔ８１とこのカ
ウンタ（８）のカウント時間を制御するカラン） ｆｆ
ｔ！Ｉ ４回路（９）から構成される装置この第２図に
おいて、ＶＦ変換器（１）に入力されたアナログ信号ｖ
１ は、そのアナログ信号の電圧値に比例した周波数の
パルス信号に変換される。
つまり、アナログ信号の電圧値が小さいときには周波数
が低く、アナログ信号の電圧値が大きいときには周波数
が高くなるように変換されるので。
が低く、アナログ信号の電圧値が大きいときには周波数
が高くなるように変換されるので。
所定間隔内にｖｐ変換器１１）から計数回路（７）に入
力されたパルス数をカウントすれば、そのカウント値が
アナログ信号の電圧値に比例した値ＣＡＤ変換値）とな
る。上記所定街隔を制御する回路がカウント制御回路（
９）であり、第３図に示すようにカウンタ（８）全制御
してカウント開始とカウント停止を行い、必要とする分
解能に応じた所定間隔でノくルス数のカウントを行なう
。
力されたパルス数をカウントすれば、そのカウント値が
アナログ信号の電圧値に比例した値ＣＡＤ変換値）とな
る。上記所定街隔を制御する回路がカウント制御回路（
９）であり、第３図に示すようにカウンタ（８）全制御
してカウント開始とカウント停止を行い、必要とする分
解能に応じた所定間隔でノくルス数のカウントを行なう
。
ここで、所定間隔をＴ（秒）１分解能の総数をＮ、ＶＦ
変換器（１）の入力信号に対応する出力信号のフルスケ
ール周波数をＩＰ （Ｈｚ ）とすると、上記所定間隔
ＴＦｉＴ＝Ｎ／Ｆで表わされる。分解能の総数Ｎは入力
されるアナログ信号のフルスケールを細分する数であり
、精密なＡＤ変換を行う場合には分解能の総数Ｎを増や
すことが必要である。
変換器（１）の入力信号に対応する出力信号のフルスケ
ール周波数をＩＰ （Ｈｚ ）とすると、上記所定間隔
ＴＦｉＴ＝Ｎ／Ｆで表わされる。分解能の総数Ｎは入力
されるアナログ信号のフルスケールを細分する数であり
、精密なＡＤ変換を行う場合には分解能の総数Ｎを増や
すことが必要である。
しかし１分解能の総数Ｎ′ｆｔ：増加すると上記式から
分るように所定間隔Ｔが増加し、パルス数のカウントに
時間を要することＫなる。
分るように所定間隔Ｔが増加し、パルス数のカウントに
時間を要することＫなる。
例えば、フルスケール周波数が１００Ｋ）ｌｚの’ＶＦ
変榊器＋１）を１２ピントのカウンタ（８）によって１
２ピント分解能のＡＤ変換装置とした場合。
変榊器＋１）を１２ピントのカウンタ（８）によって１
２ピント分解能のＡＤ変換装置とした場合。
Ｔ＝４０９６／１００Ｘ １０６＝４０．９６（ｍりの
所定間隔カウントを行うことが必要となり、また。
所定間隔カウントを行うことが必要となり、また。
分解能を１６ビツトとするために１６ビツトのカウンタ
（８）を使用して上記と同一のＶＦ変換器１１＋により
ＡＤ変換装置を構成した場合には。
（８）を使用して上記と同一のＶＦ変換器１１＋により
ＡＤ変換装置を構成した場合には。
Ｔ＝６５５３６／ １００Ｘ１０ ３＝６５５．３６（
ｍ８） の所定間隔カウントを行うことが必要となり
、これは１２ピント分解能の場合の１６倍の時間となる
。
ｍ８） の所定間隔カウントを行うことが必要となり
、これは１２ピント分解能の場合の１６倍の時間となる
。
従来のＶＦ変換器を用いｆｃＡＤ変換装置においては９
以上に述べたように１分解能を高（シようとするとカウ
ンタ（８）のピントｉｌｌ増やす必要があり、カウンタ
（８）のピント数を増やせば増やすほどカウントに要す
る時間すなわち所定間隔Ｔが長くなるという問題点があ
った。また、上記フルスケール周波数Ｆを高くすれば所
定間隔Ｔ＃ｉ短くなるが、フルスケール周波数ＦはＶＦ
変換器Ｉｌｌの出力特性により決められてしまうもので
あり、出力周波数の高いＶＦ変換器１１）は精度が悪い
ため使用困難となる別の問題点があった。
以上に述べたように１分解能を高（シようとするとカウ
ンタ（８）のピントｉｌｌ増やす必要があり、カウンタ
（８）のピント数を増やせば増やすほどカウントに要す
る時間すなわち所定間隔Ｔが長くなるという問題点があ
った。また、上記フルスケール周波数Ｆを高くすれば所
定間隔Ｔ＃ｉ短くなるが、フルスケール周波数ＦはＶＦ
変換器Ｉｌｌの出力特性により決められてしまうもので
あり、出力周波数の高いＶＦ変換器１１）は精度が悪い
ため使用困難となる別の問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、高い分解能で精度の良いＡＤ変換を高速に行
うことができるＡＤ変換装置を得ることを目的とする。
たもので、高い分解能で精度の良いＡＤ変換を高速に行
うことができるＡＤ変換装置を得ることを目的とする。
この発明に係るＡＤ変換装置は、アナログ信号をその電
圧値に対応した周波数のパルス信号に変換するＶＦ変換
器と、このＶＦ変換器から出力されるパルス信号の周波
数を整数倍する周波数逓倍回路と、この周波数逓倍回路
から出力されるノ（ルス信号のパルス数をその分解能に
応じた間隔でカウントしカウントした数値をディジタル
データとして出力する計数回路とを備えてなるものであ
る。
圧値に対応した周波数のパルス信号に変換するＶＦ変換
器と、このＶＦ変換器から出力されるパルス信号の周波
数を整数倍する周波数逓倍回路と、この周波数逓倍回路
から出力されるノ（ルス信号のパルス数をその分解能に
応じた間隔でカウントしカウントした数値をディジタル
データとして出力する計数回路とを備えてなるものであ
る。
この発明における周波数逓信回路は、ＶＦ変換器からア
ナログ信号である電圧値に対応してディジタル信号であ
る周波数のパルス信号に変換された出力信号を受けると
、その周波数を整数倍に倍増して後段の計数回路に送る
ことになり、従って計数回路忙よって定められる分解能
の総数を高めてもパルス数をカウントするための所定間
隔を大きくしなくてもすむものである。
ナログ信号である電圧値に対応してディジタル信号であ
る周波数のパルス信号に変換された出力信号を受けると
、その周波数を整数倍に倍増して後段の計数回路に送る
ことになり、従って計数回路忙よって定められる分解能
の総数を高めてもパルス数をカウントするための所定間
隔を大きくしなくてもすむものである。
以下この発明によるＡＤ変換装置の一実施例を第１図に
基づいて説明する。
基づいて説明する。
図において（１）はアナログ信号音その電圧値に比例し
た周波数のパルス信号にに換するｖｙ変換器で、これは
そのフルスケール周波数を定めることになる出力周波数
を比較的低く設定した精度の良いものを用いている。（
２）はこのＶＦ’変換器ＩＩ）から出力されるパルス信
号の周波１ｆｉを整数倍する周波数逓倍回路である。こ
の周波数逓倍回路（２）はＰＬＬ（Ｐｈａｓｅ Ｌｏｃ
ｋｅｄ Ｌｏｏｐ）を利用したもノテ。
た周波数のパルス信号にに換するｖｙ変換器で、これは
そのフルスケール周波数を定めることになる出力周波数
を比較的低く設定した精度の良いものを用いている。（
２）はこのＶＦ’変換器ＩＩ）から出力されるパルス信
号の周波１ｆｉを整数倍する周波数逓倍回路である。こ
の周波数逓倍回路（２）はＰＬＬ（Ｐｈａｓｅ Ｌｏｃ
ｋｅｄ Ｌｏｏｐ）を利用したもノテ。
上記ｖｐ変換器１１）の出力信号を第１の入力信号とす
ると共に後述する分周器の出力信号を第２の入力信号と
して、その２つの信号の位相差を検出しその位相差に応
じた信号を出力する位相比較器（３）と、この位相比較
器の出力信号を直流信号に変換する低域フィルタ（４）
とこの低域フィルタの出力電圧に応じた周波数の信号を
発信する電圧制御発信器（以下ＶＣＯという）（５）と
、このＶＣＯＯ田力信号を整数分の一に分周する分周器
（６）とから構成され、上記分局器（６）の（支）力信
号を上記第２の入力信号とし、この第２の入力信号の周
波数を上記第１の入力信号の周波数に一致させることに
より。
ると共に後述する分周器の出力信号を第２の入力信号と
して、その２つの信号の位相差を検出しその位相差に応
じた信号を出力する位相比較器（３）と、この位相比較
器の出力信号を直流信号に変換する低域フィルタ（４）
とこの低域フィルタの出力電圧に応じた周波数の信号を
発信する電圧制御発信器（以下ＶＣＯという）（５）と
、このＶＣＯＯ田力信号を整数分の一に分周する分周器
（６）とから構成され、上記分局器（６）の（支）力信
号を上記第２の入力信号とし、この第２の入力信号の周
波数を上記第１の入力信号の周波数に一致させることに
より。
上記Ｖ ＣＯｆ５１の出力信号の周波数を上記第１の入
力信号の周波数の整数倍とするものである。（７）は上
記周波数逓倍回路（２）から出力されるパルス信号のパ
ルス数を所定間隔でカウントしカウントした数値をディ
ジタルデータとして出力する計数回路で、カウンタ（８
）と、このカウンタＬ８１ ｔ ？ＢＩＪ 御して分解
能に応じた所定間隔でカラントラ行なうカウント制御回
路（９）から構成されている。
力信号の周波数の整数倍とするものである。（７）は上
記周波数逓倍回路（２）から出力されるパルス信号のパ
ルス数を所定間隔でカウントしカウントした数値をディ
ジタルデータとして出力する計数回路で、カウンタ（８
）と、このカウンタＬ８１ ｔ ？ＢＩＪ 御して分解
能に応じた所定間隔でカラントラ行なうカウント制御回
路（９）から構成されている。
次に動作について説明する。ＶＦ変換器（１）に入力さ
れたアナログ信号ｖ１ は、そのアナログ信号の電圧値
に比例した周波数のパルス信号に変換され位相比較器（
３）Ｋ入力される。位相比較器（３）ではこの入力信号
と分局器（６）からの入力信号の２つの入力信号の位相
差に応じたパルス信号が出力され低域フィルタ（４）に
入力される。入力されたパルス信号は低域フィルタ（４
）で積分され直流信号に変換されてＶ Ｃ！ ０ （５
１に入力される。Ｖ ＣＯ１５）は入力された直流信号
の電圧に比例した周波数で発振し。
れたアナログ信号ｖ１ は、そのアナログ信号の電圧値
に比例した周波数のパルス信号に変換され位相比較器（
３）Ｋ入力される。位相比較器（３）ではこの入力信号
と分局器（６）からの入力信号の２つの入力信号の位相
差に応じたパルス信号が出力され低域フィルタ（４）に
入力される。入力されたパルス信号は低域フィルタ（４
）で積分され直流信号に変換されてＶ Ｃ！ ０ （５
１に入力される。Ｖ ＣＯ１５）は入力された直流信号
の電圧に比例した周波数で発振し。
この周波数の出力信号は分周器（６）で整数分の一に分
周され上記位相比較器（３）に入力される。この分周器
（６）からの入力信号がＶＩＰ変換器Ｉｌｌからの入力
信号に対して位相が進んでいるか遅れているかによりそ
の位相差をゼロにするようにｖ ｃ ｏ ｔ５＋の発振
周波数が増減するフィードバックループを形成している
ので６位相比較器（３）への２つの入力信号は常に同一
周波数になるように制御される。上記２つの入力信号の
周波数が同一になるということは９分局器（６）を通る
前のＶ ＣＯｆ５１の出力周波数がＶＩＦ変攬器（１）
からの入力周波数の整数倍になることであり、この整数
倍の周波数忙なった出力信号は計数回路＋７１に入力さ
れ所定間隔でカウントされてディジタルデータとして出
力される。
周され上記位相比較器（３）に入力される。この分周器
（６）からの入力信号がＶＩＰ変換器Ｉｌｌからの入力
信号に対して位相が進んでいるか遅れているかによりそ
の位相差をゼロにするようにｖ ｃ ｏ ｔ５＋の発振
周波数が増減するフィードバックループを形成している
ので６位相比較器（３）への２つの入力信号は常に同一
周波数になるように制御される。上記２つの入力信号の
周波数が同一になるということは９分局器（６）を通る
前のＶ ＣＯｆ５１の出力周波数がＶＩＦ変攬器（１）
からの入力周波数の整数倍になることであり、この整数
倍の周波数忙なった出力信号は計数回路＋７１に入力さ
れ所定間隔でカウントされてディジタルデータとして出
力される。
との発明による一実施例は以上のように構成されている
ので１周波数逓倍回路１２）により、計数回路（７）に
入力されるパルス信号の周波数はｖｙ変換器（１）から
出力されるパルス信号の周波数を整数倍したものとなる
ので、精度の良いＡＤ変換を行うために出力周波数の低
いＶＦ変換器１１）ヲ使用しても、パルス信号のパルス
数のカウントに要する時間を大きくしないですみ、また
、高い分解能のＡＤ変換を行なうために分解能の総数を
増加しても、同様にカウント時間を太き（しないですみ
。
ので１周波数逓倍回路１２）により、計数回路（７）に
入力されるパルス信号の周波数はｖｙ変換器（１）から
出力されるパルス信号の周波数を整数倍したものとなる
ので、精度の良いＡＤ変換を行うために出力周波数の低
いＶＦ変換器１１）ヲ使用しても、パルス信号のパルス
数のカウントに要する時間を大きくしないですみ、また
、高い分解能のＡＤ変換を行なうために分解能の総数を
増加しても、同様にカウント時間を太き（しないですみ
。
従ってＡＤ変換を高速に行えるというものである。
し発明の効果〕
この発明におけるＡＤ変換装置は以上費明したとおり、
ＶＦ変換器と計数回路の間に周波数逓倍回路を設けたの
で、ＶＦ変換器の低い出力周波数を整数倍することがで
き、高い分解能で精度の良いＡＤ変換を高速に行うこと
ができるＡＤ変換装置が得られるという効果がある。
ＶＦ変換器と計数回路の間に周波数逓倍回路を設けたの
で、ＶＦ変換器の低い出力周波数を整数倍することがで
き、高い分解能で精度の良いＡＤ変換を高速に行うこと
ができるＡＤ変換装置が得られるという効果がある。
第１図はこの発明の一実施例によるＡＤ変換装置を示す
ブロック図、第２図は従来のＡＤ変換装置ｔ示すブロッ
ク図、第３図はそのカウント制御回路の動作を示すタイ
ムチャートである。 図において、（１）はＶＦ変換器、（２）は周波数逓倍
回路、（３）は位相比較器、（４）は低域フィルタ、（
５）は電圧制御発振器、（６）は分局器、（７）は計数
回路、（８）はカウンタ、（９）はカウント制御回路で
ある。 なお０図中、同一符号は同一または相当部分を示す。
ブロック図、第２図は従来のＡＤ変換装置ｔ示すブロッ
ク図、第３図はそのカウント制御回路の動作を示すタイ
ムチャートである。 図において、（１）はＶＦ変換器、（２）は周波数逓倍
回路、（３）は位相比較器、（４）は低域フィルタ、（
５）は電圧制御発振器、（６）は分局器、（７）は計数
回路、（８）はカウンタ、（９）はカウント制御回路で
ある。 なお０図中、同一符号は同一または相当部分を示す。
Claims (2)
- （１）アナログ信号をその電圧値に対応した周波数のパ
ルス信号に変換するＶＦ変換器、このＶＦ変換器から出
力されるパルス信号の周波数を整数倍する周波数逓倍回
路、この周波数逓倍回路から出力されるパルス信号のパ
ルス数を分解能に応じた間隔でカウントしカウントした
数値をデイジタルデータとして出力する計数回路を備え
たアナログディジタル変換装置。 - （２）周波数逓倍回路は、２つの信号の位相差に応じた
信号を出力する位相比較器、この位相比較器の出力信号
を直流信号に変換する低域フィルタ、この低域フィルタ
の出力電圧に応じた周波数の信号を発信する電圧制御発
信器、この電圧制御発信器の出力信号を整数分の一に分
周して上記２つの信号の内の１つを出力信号として出力
する分周器からなることを特徴とする特許請求の範囲第
１項記載のアナログディジタル変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32922087A JPH01170221A (ja) | 1987-12-25 | 1987-12-25 | アナログデイジタル変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32922087A JPH01170221A (ja) | 1987-12-25 | 1987-12-25 | アナログデイジタル変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01170221A true JPH01170221A (ja) | 1989-07-05 |
Family
ID=18218993
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32922087A Pending JPH01170221A (ja) | 1987-12-25 | 1987-12-25 | アナログデイジタル変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01170221A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014003580A (ja) * | 2012-05-19 | 2014-01-09 | Handotai Rikougaku Kenkyu Center:Kk | Ｔｄ変換器及びａｄ変換器 |
| JP2014511636A (ja) * | 2011-03-03 | 2014-05-15 | クゥアルコム・インコーポレイテッド | 電圧制御発振器を使用した不均一サンプリング技法 |
| RU2731168C1 (ru) * | 2019-07-25 | 2020-08-31 | Акционерное общество "Арзамасский приборостроительный завод имени П.И. Пландина" - АО "АПЗ" | Прецизионный аналогово-цифровой преобразователь с промежуточным преобразованием в частоту и способ преобразования напряжения в цифровой код с промежуточным преобразованием в частоту |
| US11573321B2 (en) | 2018-11-19 | 2023-02-07 | Kabushiki Kaisha Toshiba | Semiconductor circuitry and distance measuring device |
-
1987
- 1987-12-25 JP JP32922087A patent/JPH01170221A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014511636A (ja) * | 2011-03-03 | 2014-05-15 | クゥアルコム・インコーポレイテッド | 電圧制御発振器を使用した不均一サンプリング技法 |
| KR101532502B1 (ko) * | 2011-03-03 | 2015-07-06 | 퀄컴 인코포레이티드 | 전압 제어 발진기를 이용한 불균일 샘플링 기술 |
| JP2015188230A (ja) * | 2011-03-03 | 2015-10-29 | クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ | 電圧制御発振器を使用した不均一サンプリング技法 |
| JP2014003580A (ja) * | 2012-05-19 | 2014-01-09 | Handotai Rikougaku Kenkyu Center:Kk | Ｔｄ変換器及びａｄ変換器 |
| US11573321B2 (en) | 2018-11-19 | 2023-02-07 | Kabushiki Kaisha Toshiba | Semiconductor circuitry and distance measuring device |
| RU2731168C1 (ru) * | 2019-07-25 | 2020-08-31 | Акционерное общество "Арзамасский приборостроительный завод имени П.И. Пландина" - АО "АПЗ" | Прецизионный аналогово-цифровой преобразователь с промежуточным преобразованием в частоту и способ преобразования напряжения в цифровой код с промежуточным преобразованием в частоту |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6636122B2 (en) | Analog frequency locked loop with digital oversampling feedback control and filter | |
| US5148373A (en) | Method and an arrangement for accurate digital determination of the time or phase position of a signal pulse train | |
| JP3538994B2 (ja) | ディジタルカウンタおよびディジタルｐｌｌ回路 | |
| US4974234A (en) | Method of and circuit for the measurement of jitter modulation of zero-related digital signals | |
| JPH01170221A (ja) | アナログデイジタル変換装置 | |
| US6313621B1 (en) | Method and arrangement for determining the phase difference between two timing signals | |
| US3731210A (en) | Reduction of timing resolution in digital phase lock loops | |
| US3863158A (en) | Synthetic phasor generator | |
| JPH05211442A (ja) | アナログ・ディジタル変換器の試験方法 | |
| SU771683A1 (ru) | Тригонометрический функциональный преобразователь | |
| JPH04232477A (ja) | 小さい位相差の測定のための方法および回路装置 | |
| JPS61230420A (ja) | 移相器 | |
| JP2765417B2 (ja) | クロック抽出回路 | |
| SU1157562A1 (ru) | Генератор тонального сигнала с регулируемой расстройкой частоты (его варианты) | |
| JPH0361368B2 (ja) | ||
| JPH04359107A (ja) | 計測装置 | |
| JPS6259877A (ja) | 可変周期パルス信号発生装置 | |
| JPS5839116A (ja) | パルス発生装置 | |
| JPH0267010A (ja) | アナログ・ディジタル変換器 | |
| JPH01135145A (ja) | 位相同期装置 | |
| JPH0224414B2 (ja) | ||
| JP2001313550A (ja) | パルス遅延制御回路 | |
| JPH0326113A (ja) | 標本化用クロック位相制御回路 | |
| JPH0278985A (ja) | 疑似目標信号発生装置 | |
| JPS627220A (ja) | 高速用ａｄ変換装置 |