JPS61230420A - 移相器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、正弦状の入力波に対して所定の可変幅で位
相遅延した正弦状の出力波を得る移相器に関するもので
ある。

〔従来の技術〕

第５図は従来の移相器の第１例を示す構成図である０図
において、１は入力端子、２は出力端子。

３は入力端子１と出力端子２とを結ぶケーブルである。

ｉ＠６図は従来の移相器の第２例を示す構成図である１
図において、１は入力端子、２は出力端子。

４は抵抗、５はコンデンサである。

次に、上記Ｍ５図に示す従来の移相器（第１例）の動作
について説明する。各端に入力端子１及び出力端子２を
有するケーブル３の長さはＬ　（ｍ）であるとする、ま
た、入力端子１及び出力端子２の各インピーダンスとケ
ーブル３のインピーダンスとは整合しており、各入力端
子１き出力端子２における信号の反射はないものとする
。入力端子１に入力する正弦波の入力波を８　（ｔ）と
して次式で表わす。

Ｓ　（ｔ）　＝　Ａ　ｓｉｎ　３πｆｉ、、ｔ　　　　
　　　　　　　・・・・・＋１）上記第（１）式におい
て、ｔは時刻、ｆ、は周波数（Ｈｚ）。

人は振幅（Ｖ）を表わす、上記入力波８　ｉｔ）がケー
ブル３を伝わる速度は、一般的に光の速度にほぼ颯しく
　ｋ　−ｅ（ｍ／５ｌｃ）である、ここで、Ｃは光の速
度テ約３　Ｘ　１０’　（ｍ／ｍｅ）　　、　ｋはケー
ブル３を覆う材質等によって定まる係数であり１例えば
高周波用の同軸ケーブルの場合は約０．５〜０．８ｘ度
である。

したがって、入力波８　（ｔ）が入力端子ｌから出力端
子２に到達するに要する時間Ｔｄは次式で計算すなわち
１時間Ｔｄは各入力端子１と出力端子２間における入力
波Ｓ　（ｔ）に対する遅延時間である。

この遅延時間はケーブル３の長さＬ　（ｍ　）で定まる
ケーブル固有のものであるが、これを入出力信号波間の
位相シフト量に換算して表現すると次のようになる。す
なわち、入力波Ｓ　（ｔｌの一周期Ｔｉは。

である、したがって、遅延時間を位相遅延量θ□に換算
すると次式のようになる。

次に、上記第６図に示す従来の移相器（第２例）の動作
について説明する。今、入力端子１に入力される信号源
のインピーダンスは抵抗４の抵抗値に対して非常に小さ
く、また、出力端子２に接続された負荷のインピーダン
スは上記抵抗値に対して非常に大きいと仮定する。この
ような条件の下で入力端子１とアース間に入力される電
圧Ｖｉ　と。

この時の出力端子２とアース間に現われる電圧ｖ０との
関係は複素数を使って次式で計算される。

ここで、凡は抵抗４の抵抗値〔Ω〕、Ｃはコンデンサ５
のキャパシタンスＣＰ）である、上記ｇ　（５）式にお
いて、Ｈ（ｊ２πｆｔ）の絶対値ＩＨ（ｊ２πｆ＋）１
と角度ＺＨ（ｊ２πｆｔ）は、入力の振幅を１．入力の
位相をＯとした場合に、出力の振幅と出力の位相（すな
わち１位相遅延量）を与える。上記第（５）式より絶対
値ＩＨ（ｊ２πｆｔ）ｌと角度ＩＨ（ｊ２π【１）を下
記に計算する。

（ｊ−＝　／Ｈ（ｊ　２＋ｒ　ｆＨ）＝　−（ｍ−”２
ｘ　ｆＩＲｃ）Ｘ　−（ｄｅｇ）π ・・・・・・（７） 以上のように、従来の移相器の第１例、第２例の構成で
得られる位相遅延量θ。について、それぞれ上記第（４
）式と第（７）式で計算されることを示した。

〔発明が解決しようとする問題点〕

まず、上記第５図で示す従来の移相器の第１例における
問題点について説明する。このような移相器における位
相遅延量θ□は、上記第（４）式で計算されることを先
に示した。この第（４）式を使って。

今一　　’ｃ　”　１００　ＫＨｚ　　の正弦波の位相
を１０度遅延するために必要なケーブル３の長さＬ（ｍ
）を計算する。

ここで、に：ｏ、８とすると、Ｌ崎６７　ｍとなる。す
なわち、約６７ｍのケーブル３が必要になる。したがっ
て、この方法はｆｃが上記例のように比較的に小さい場
合には非現実的であることが分かる。

また、この移相器で位相遅ｉ：ｉｔを調節するためには
、ケーブル３の長さＬ（’ｍ）の調節が必要である。こ
のため、この方法で移相遅延量を正確に可変することは
大変に困難であるという問題点があった。さらにこの方
法では、同じ線路長の下でｆｃが変化すると、移相遅延
瀘も変化するという欠点カーある。このことは、上記第
（４）式より明らかである０以上か、従来の移相器のＭ
１例における問題点である。

次に、上記第６図に示す従来の移相基の第２例における
問題点について説明する。この方法は。

抵抗４とコンデンサ５の選択によって比較的に広い周波
数範囲にわたって応用できる実用的な方法である。しか
し１次のような欠点がある。すなわち、この方法では、
上記第（７）式にしたがう位相遅延に応じて上記第（６
）式にしたがう振幅の変化を伴う２人力の振幅を１．入
力の位相を０とした場合に、２πｆ、と几・Ｃの積に対
する出力の振幅と出力の位相の変化を第７図に示す、こ
の５ｇ７図に示されるように１例えば０〜４５　（ｄｅ
ｇ　）　　の間で位相を変化すると同時に出力振幅も１
〜−；−の変化をν２ する、このことは、一般的に不都合な場合が多い。

また、この方法の最大の位相遅延量は、第７図に示すと
２す９０（ｄｅｇ）であるが、この時の出力振幅はＯに
なる。したがって、この方法による実用的な移相範囲は
、一般的に約０〜３０　（ｄｅｇ）　８度である。また
、この方法においても、上記従来の移相器の第１例にお
ける場合と同様に１周波数が変化すれば移相量も変化す
るという欠点かあり、正確に移相量を設定することは比
較的に難しいという問題点があった。

この発明は、かかる問題点を解決するためになされたも
ので、所定の幅で正確に位相遅延量を可変できると共に
、その移相範囲か広く、また、入力周波数か変化しても
一定の移相可変量が得られる移相器を得ることを目的と
する。

〔問題点を解決するための手段〕

この発明に係る移相器は、を圧制偶発Ｓ器の出力側にＮ
分周器（Ｎは正の整数）を備えた位相同期ループを設け
、入力波をＮ分周器の出力波に位相同期できることによ
り、磁圧制御発ｆｆ１５の出力から入力波のＮ倍周波を
取り出し、このＮ倍周彼をカウント数が可変なプログラ
マブルカウンタによって計数し、その出力を利用して入
力波の位相状の出力波を取り出すようにしたものである
。

〔作用〕

この発明の移相器においては１位相遅延作用は。

電圧制御発振器の出力側にＮ分周器を有する位相同期ル
ープを用いて入力波に同期したＮ倍周波をまず発生する
。このＮ倍周波の一周期は入力波の入力波の周期（３６
０（ｄｅｇ）　）に対して３．６０　（ｄｅｇ）単位の
正確な尺度が得られる。すなわち、上記Ｎ倍周波をカウ
ント数が可変であるプログラマブルカウンタで計数する
ことによって、入力波に対してンタのカウント数で、正
の整数）の位相遅延量に相当する長さを得ることができ
る。そして、この長さを利用することによって、正弦状
の入力、波に対して正確な可変量で位相遅延された正弦
状の出力波を得ることができる。

〔実施例〕

第１図はこの発明の一実施例である移相器を示すブロッ
ク構成図である０図において、１は入力端子、２は出力
端子、６は入力端子ｌに入力された正弦状の入力信号１
ａをバイナリ信号に変換する零クロスコンパレータ、７
は零クロスコンパレータ６の出力する信号６ａとＮ分周
器１０の出力する信号ｔＯａの位相検波を行う位相検波
器（ＰＳＤ）、。

８はＰＳＤ７の出力を受けてその平均直流電圧を増幅し
て出力するループフィルタ、９はループフィルタ８の出
力電圧を周波数に変換する電圧制御発ｍｔｊ、（ＶＣＯ
’）、　１０４１ＶＣＤ９の出力する８号９ａの周波数
をＮ分周したバイナリ信号を出力するＮ分周器、１１は
入力端子１に入力された入力信号１ａに同期したＮ倍周
波を発生する位相同期ルプ（ＰＬＬ）、１２は、ＰＬＬ
１１の発生したＮ倍周彼と入力信号１ａに周波数が同期
したＮ分周器１０の出力する信号ｌＯａの出力波を利用
して、このＮ３６０　（ｄｅｇ）だけ遅れたバイナリ信
号を発生する位相遅延発生回路！１３はＰ　Ｌ　Ｌ　１
１の遅延数（＝Ｍ）を設定する複数の位相遅延量設定端
子、１４は１位相遅延発生回路１２の出力するバイナリ
信号を低域ろ彼し、入力端子１に入力された正弦状の入
力信号１ａから位相が３６０　（ｄｅｇ）単位で正確に
遅延しへ た正弦状の出力信号を出力する低域ろ波器である。

第２図は、第１図の移相器における位相検波器（ＰＳＤ
）の−例を示す説明図、第３図は、第１図の移相器にお
ける位相遅延発生回路の一例を示すブロック構成図であ
る。第２図において、７ａ。

７ｂは両入力端子への２つの入力する信号−７ｃはＰＳ
Ｄ７の出力する信号である。また、第３図において、１
５はプログラマブルＭカウンタ、　１６はＤフリップフ
ロップ、１７　、２０は排他的論理和回路。

１８はＪ−にフリップフロップ、１９は論理和回路であ
る。

次に、上記第１図に示すこの発明の一実施例である移相
器の動作について説明する。入力端子１に入力された正
弦状の入力信号１ａはＰ　Ｌ　Ｌ　１１内＋ｃ　含マれ
ている零クロスコンパレータ６に入力される。ＰＬＬＩ
Ｉは、零クロスコンパレータ６、ＰＳＤ７　、ループフ
ィル９８　、ＶＣＯ９、Ｎ分ＪＲａＩＯから構成されて
おり、このＰ　Ｌ　Ｌ　１１への入力信号１ａ（以下、
入力信号１ａの周波数をｆｌ（Ｈｚ）とする）と同期関
係の保たれたＮ　ＸｆＩ（Ｈｚ）の信号９ａをＶＣＯ９
から出力する。このようなＰＬＬ　１１の動作について
は一般に良く知られているので、ここでは簡単に説明す
る。

まず、入力端子１に入力された正弦状の入力信号１ａは
零クロスコンパレータ６によって論理「１」と「０」の
バイナリ信号に変換される。上記入力信号１ａと零クロ
スコンパレータ６の出力する信号６ａの各波形を、第４
図に示している。

次に、零クロスコンパレータ６の出力する信号６ａ（バ
イナリ信号）はＰ８Ｄ７に入力される。ＰＳＤ７は０通
常一つの排他的論理和回路で構成され、その出力の直流
電圧成分が２つの入力波（零クロスコンパレータ６の出
力波とＮ分周器１０の出力波）の位相差に比例する電圧
を発生する。第２図（ｂｌに示すように、論理「１」が
十ｇ（ｖ）、論理ｒＯＪが−ｇ（ｖ）に相当する排他的
論理和回路ヲ使−’）りｌ’　８　Ｄ　７の一例が、第
２図＋ａｌのＰＳＤ７の構成図に示されている。第２図
ｆｂｌはＰ８Ｄ７の入力波形を示しており、これには１
両入力端子への２つの入力する信号７ａ、７ｂの位相差
がψ（ｄｅｇ）である場合の様子が示されている。第２
図（Ｃ）は各信号７ａ、７ｂの位相差ψ（ｄｅｇ　）に
対して出力する信号７Ｃの直流電圧成分の変化の特性で
あり、先に述べたように、ψ＝０〜ｌｓｏ　（ｄｅｇ）
の間において、ψに比例した直流電圧成分が発生される
ごとを示している。また、第２図ｆｂｌに示す信号７Ｃ
はバイナリ波形であるが１次にループフィルタ８を通過
することによって、低域ろ波されて直流電圧成分のみが
取り出される。ループフィルタ８は上記信号７Ｃの直流
電圧成分を取り出す役目と同時に、ＰＬＬ１１の応答特
性を定める役割も果す１次に、ループフィルタ８の出力
１圧はｖＣ０９の入力端子に供給される。ＶＣＯ９はそ
の入力電圧に対応して出力の周波数を変化する０次に。

ＶＣＯ９の出力波はＮ分周器ｌＯによってその出力され
る。このような帰還系（ＰＬｈｌｌ）においては、Ｐ８
Ｄ７の両入力端子の周波数は常に等しく保持される。つ
まり、零クロスコンパレータ６への入力波の周波数をｒ
、、ｖｃｏｃ＋の出力波の周波数をｆＹとすると次式が
成立する。

したがって。

ｆｖ：　Ｎ　Ｘ　ｆ、　　　　　　　　　　　　　　・
・・−＋９１となり、ＶＣＯ９の出力端子に入力波のＮ
倍の周波数を有する信号を得ることができる０以上がＰ
Ｌ　Ｌ　１１の簡単な説明である。

次に、ＮＸｆ、　　の周波数を有するＶＣＯ９の出力す
る信号９ａと、ｆｌの周波数を有するＮ分周器ＩＯの出
力する信号ｔＯａは位相遅延発生回路１２に入力され、
上記信号ｔＯａに対し所定の可変幅で位相遅延したバイ
ナリ信号の出力波を発生する。

以下、上記位相遅延発生回路１２の動作について。

その具体例を示した第３図を用いて説明する０位相遅延
発生回路１２はＰ　Ｌ　Ｌ　１１におけるｖＣＯ９の出
力する信号９ａをクロックとして動作しく以下。

この信号９ａをクロックと呼ぶ）、プログラマブルＭカ
ウンター５で所定の位相遅延量を設定する構成とされる
。したがって１位相遅延量はクロック単位で設定され、
角度に直すと、πＸ　３６０　（ｄｅｇ）単位である。

今１位相遅延発生回路１２を、第４図に示すタイムチャ
ートにしたがって説明するためｌこ、ＰＬＬＩＩの分周
比ＮをＮ＝１４．プログラマブルＭカウンター５のカウ
ント波ＭをＭ＝３に設定する、上記信号ｔＯａと、この
信号ｔＯａをＤフリップフロップ１６で１クロック遅ら
せた信号１６　ａとが入力される排他的論理和回路１７
の出力する信号が１７３である。プログラマブルＭカウ
ンタ１５は、上記信号１７　ａをロード信号として１位
相遅延量設定端子１３から位相遅延設定コードを取り込
み、上記ロード信号からＭ個（Ｍ＝３）のクロックを計
数するとキャリー信号１５　ａを出力する。このキャリ
ー信号１５　ａと上記信号１７　ａはＪ−にフリップフ
ロップ１８に入力され、その出力に信号ｔｅ　ａを発生
する。

次に、各信号１７　ａと信号ｔＳ　ａは論理和回路１９
に入力され、その出力として信号１９　ａを発生する。

さらに、各信号１９　ａと信号ｔＯａは排他的論理和回
路加に入力され、その出力として信号２０　ａを発生す
る。上記第４図の場合は、この信号２０ａが上記信号ｔ
Ｏａと比較して３クロック分、すなわち１４　Ｘ３　（
ｄｅｇ）だけ位相遅延していることを示している。

プログラマブルＭカウンタ１５はその位相遅延量設定端
子１３の入力コードによって上記カウント数Ｍを所定の
値に設定することができる０例えば、入力コードを２進
数に対応し、ｒｏｏｌｌＪと設定した場合はＭ＝３に、
また、ｒｏｌｌｌＪと設定した場合はＭ＝７といった具
合にＭの値が設定される。

このカウント数Ｍの値の増減は、正確に１クロック分の
位相差の増減に相当するため、カウント数Ｍを上記入力
コードの設定によって可変することにより　３６０　（
ａｅｇ３単位で正確に上記信号ｔＯａに対する上記信号
２０　ａの位相遅延量を変化させることができる。しか
して、上記信号１０　ａに対する上記信号２０ａの位相
遅延量の最大値は１ｓｏ（ｄｅｇ）　　であることが分
かる。なお、Ｊ−にフリップフロップ１８の出力する信
号ｔＳ　ａはプログラマブルＭカウンター５のイネーブ
ル信号として働き、プログラマブルＭカウンター５をカ
ウント数としてＭ個のクロックを計数した後に停止させ
る０以上が位相遅延発生回路１２の動作の説明である。

そして、上記位相遅延発生回路１２の出力する信号２０
　ａは１次に低域ろ波器１４に入力され、高調波成分を
除去されて正弦状の出力信号が出力端子２に出力される
。このようにして得られる出力端子２の出力する正弦状
の出力信号は正弦状の入力信号１ａと比較して０位相を
９０　（ｄｅｇ）　”’　２７０（ｄｅｇ、１の間で遅
延可能であり、その遅延変化量は正確に恩四（ｄｅｇ）
　　ｊｉＬ位となる。

〔発明の効果〕

この発明は以上説明したとおり、移相器において、正弦
状の出力波の位相遅延を得るために、Ｎ分周器を含んだ
位相同期ループ（ＰＬＬ　）を用いることによって、正
弦状の入力波に同期したＮ倍周波の信号を得−次に、こ
のＮ倍周波の１周期を単位としてプログラマブルカウン
タでカウント数のＭ周期を計数し、この計数値を基準に
遅延量の設定をするようにしたので、カウント数Ｍ８ｔ
ｆｆ変することによって正確な位相遅延変化が得られ。

また、入力周波数が変化しても、所定の範囲内では１単
位の位相遅延変化量及び出力波の振幅が変動しない移相
器が得られるという優れた効果を奏するものである。

【図面の簡単な説明】

ＷＩ１図はこの発明の一実施例である移相器を示すブロ
ック構成図、第２図は、第１図の移相器における位相検
波器（Ｐ８Ｄ）の−例を示す説明図。 第３図は、第１図の移相器における位相遅延発生回路の
一例を示すブロック構成図、第４図は、第３図の位相遅
延発生回路の動作を説明するための各部の信号を示、す
タイムチャート、第５図は従来の移相器の第１例を示す
構成図、第６図は従来の移相器の第２例を示す構成図、
第７図は、第６図の移相器における振幅１位相特性を示
す図である。 図において、１・・・入力端子、１ａ・・・入力信号。 ２は出力端子、３・・・ケーブル、４・・・抵抗、５・
・・コンデンサ、６・・・零クロスコンパレータ、６ａ
・・・零クロスコンパレータ６の出力する信号、７・・
・位相検波１４　（Ｐ　８　Ｄ　）　、　７　ａ　、　
７　ｂ−・Ｐ　Ｓ　Ｄ　７　ヘの入力する信号、７ｃ・
・・Ｐ８Ｄ７の出力する信号、８・・・ループフィルタ
、９・・・電圧制御発娠器（ＶＣＯ）。 ９ａ・・・ＶＣＯ９の出力する信号、ｌＯ・・・Ｎ分周
器。 ｔＯａ・・・Ｎ分周器ｌＯの出力する信号、１１・・・
位相同期ループ（ＰＬＬ）、１２・・・位相遅延発生回
路−１３・・・位相遅延量設定端子、　１４・・・低域
ろ波器、１５・・・プログラマプル間カウンタ、ｔＳａ
・・・キャリー信号、【６・・、Ｄフリップフロップ、
【６ａ・・・Ｄフリップフロップ【６の出力する信号、
　１７　、２０・・・排他的論理和回路。 １７　ａ・・・排他的論理和回路１７の出力する信号、
１８・・・Ｊ−にフリップフロップ、１８ａ・・・Ｊ−
にフリップフロップ１８の出力する信号、　１９・・・
論理和回路、　１９ｄ・・・論理和回路１９の出力する
信号、２０ａ・・・位相遅延発生回路１２の出力する信
号である。 なお、ｑ！ｒ図中、同一符号は同一、又は相当部分を示
す。

Claims (1)

【特許請求の範囲】
1. 零クロスコンパレータを入力部に有する位相検波器と、
   ループフィルタと、電圧制御発振器と、周波数カウンタ
   とから成る位相同期ループを設け、前記電圧制御発振器
   の出力部に、外部からのバイナリコードによってカウン
   ト数を可変できるプログラマブルカウンタを含む位相遅
   延発生回路と低域ろ波器を設け、前記プログラマブルカ
   ウンタの設定データに応じて、正弦状の入力波に対して
   可変量で位相遅延された正弦状の出力波を得ることを特
   徴とする移相器。