JPH01170985A - キャラクタ表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、表示データＲＡ　Ｍ　（Ｒａｎｄｏｍ　Ａｃ
ｃｅｓｓＭｅｍｏｒｙ）に記憶されたキャラクタコード
を走査してキャラクタ表示を行うと共に、マイクロコン
ピュータによる表示データＲＡＭに対するデータの書替
えによって、適宜表示データを書替えるキャラクタ表示
装置に関し、特に表示データ書替え時のチラッキが防止
されたキャラクタ表示装置に関する。

［従来の技術］ 一般にキャラクタ表示装置は、表示データメモリとＣＲ
Ｔ等の表示手段との間のダイレクトなメモリアクセスに
よって表示動作を行うと共に、上記表示データメモリの
内容をマイクロコンピュータからのアクセスによって、
常時書替え可能に構成されている。

第３図は、従来のこの種のキャラクタ表示装置を示すブ
ロック図である０表示データＲＡＭＩＩには、表示すべ
きキャラクタのコードが表示画面上の表示位置に対応し
て記憶される。この表示データＲＡＭＩＩに対して与え
られる走査アドレス、即ち、行選択信号と桁選択信号と
は、垂直アドレスカウンタ１２及び水平アドレスカウン
タ１３により、水平同期信号及びこの水平同期信号と同
期した発振回路１４からのドツトクロック信号を夫々カ
ウントすることによって与えられる。これによって走査
され読出された表示データＲＡＭＩＩ内のコードは、キ
ャラクタジェネレータＲＯＭ（Ｒｅａｄ　０ｎｌｙ　Ｍ
ｅｍｏｒｙ）１５に与えられる。キャラクタジェネレー
タＲＯＭ１５からは、与えられたコードに対応するキャ
ラクタパターンが出力され、これがキャラクタパターン
シリアル出力シフトレジスタ１６において、ドツトクロ
ック信号に基いてシリアル変換され、キャラクタ出力信
号としてＣＲＴデイスプレィ１７に出力され、表示され
る。

一方、マイクロコンピュータ１８から表示データＲＡＭ
ＩＩに対して表示データの書替えが行われる際には、先
ず、マイクロコンピュータ１８からの書込みアドレスが
書込みアドレスレジスタ１９に格納され、続いて書込み
データが表示データＲＡＭＩＩに与えられると共に、デ
ータセレクタ２０が選択するアドレスが走査アドレスか
ら上記書込みアドレスに切換えられ、この書込みアドレ
スが表示データＲＡＭＩＩに与えられる。

そして、マイクロコンピュータ１８からのロード信号に
よって表示データＲＡＭＩＩにデータが書込まれる。

［発明が解決しようとする問題点コ 上述した従来のキャラクタ表示装置は、表示データＲＡ
Ｍへのデータの書込み、が常時行える構成となっている
ので、表示データの書込みが有効画面上で行われると、
データ書込み時に、書換えようとする表示データが画面
上に表れ、チラッキを起こすとい′う欠点がある。

本発明はかかる問題点に鑑みてなされたものであって、
表示データ書替え時の画面上のチラッキを防止すること
ができ、表示品質が優れたキャラクタ表示装置を提供す
ることを目的とする。

［問題点を解決するための手段］ 本発明は、表示データを記憶する表示データＲＡＭと、
走査アドレスを生成出力する走査アドレス生成回路と、
常時は走査アドレスを前記表示データＲＡＭに与え、マ
イクロコンピュータからの書込みデータが与えられた際
には、マイクロコンピュータからの書込みアドレスを前
記表示データＲＡＭに与えるセレクタと、前記表示デー
タＲＡＭから読出されたコードからキャラクタパターン
を生成出力するキャラクタジェネレータと、前記キャラ
クタパターンから表示信号を生成する表示信号生成回路
とを備えたキャラクタ表示装置において、前記マイクロ
コンピュータから書込みデータが与えられた際、マイク
ロコンピュータからの書込み信号をラッチし、これを水
平帰線期間に前記表示データＲＡＭに与えると共に、前
記書込み信号をラッチした期間は、前記マイクロコンピ
ュータからの次のデータの書込みを禁止する信号を前記
マイクロコンピュータに出力するタイミング調整回路を
備えたことを特徴としている。

［作用］ 本発明によれば、マイクロコンピュータから書込みデー
タが与えられても、直ちに書込み動作を開始することは
せず、書込み信号を一旦ラッチしてから、これを水平帰
線期間に表示データＲＡＭに与えるようにしている。こ
のため、表示データＲＡＭの書替えは、水平帰線期間、
即ち、無効画面上で行われる。また、書込み信号を次の
水平帰線期間まで遅らせている間に次のデータの書込み
が行われないように、本発明では、この遅らせている期
間は、データの書込みを禁止するようにしている。

以上の作用により、有効画面上でデータの書替えが起る
ことを防止することができ、これにより画面上のチラッ
キを防止することができる。

［実施例コ 以下、本発明の実施例について添付の図面を参照して説
明する。

第１図は、本実施例に係るキャラクタ表示回路のブロッ
ク図である。表示データＲＡＭ２１は、表示すべきキャ
ラクタのコードを表示画面上の表示位置に対応させて記
憶する。この表示データＲＡＭ２１の走査アドレスは、
垂直アドレスカウンタ２２と水平アドレスカウンタ２３
とにより与えられる。垂直アドレスカウンタ２２は、水
平同期信号をカウントして表示データＲＡＭ２１の行選
択信号を出力する。この行選択信号は画面上の垂直方向
の行アドレスを指定する信号で垂直同期信号によってリ
セットされる。水平同期信号は、発振回路２４に与えら
れる。発振回路２４は、水平同期信号を周波数逓倍して
ドツトクロック信号を生成出力する。水平アドレスカウ
ンタ２３は、このドツトクロック信号をカウントして表
示データＲＡＭ２１の桁選択信号を出力する。この桁選
択信号は、画面上の水平方向の桁アドレスを指定する信
号で、水平同期信号によってリセットされる。

これら行選択信号及び桁選択信号は、走査アドレスとし
てデータ・セレクタ３０を介して表示データＲＡＭ２１
に与えられる。

表示データＲＡＭ２１は行選択信号と桁選択信号とによ
って選択された行１桁に対応したキャラクタコードを出
力し、キャラクタジェネレータＲＯＭ２５に与える。キ
ャラクタジェネレータＲＯＭ２５は、与えられたコード
に対応したキャラクタパターン信号を発生する。キャラ
クタパターンシリアル出力シフトレジスタ２６は、上記
キャラクタパターン信号を読み込んで、ドツトクロック
信号に同期したキャラクタ信号を出力し、ＣＲＴ２７に
表示させることになる。

一方、表示データの書替えのため、マイクロコンピュー
タ２８から出力される書込みアドレス（行１桁）は、書
込みアドレスレジスタ２９に与えられる。書込みアドレ
スが書込みアドレスレジスタ２９にセットされると、マ
イクロコンピュータからは書込みデータが出力され、こ
れは表示データＲＡＭ２１に与えられる。続いてマイク
ロコンピュータ２９から出力されるロード信号（書込み
信号）はタイミング調整回路３１に与えられる。

タイミング調整回路３１は、表示データＲＡＭ２１に対
する書込み信号の出力タイミングを調整すると共に、°
この調整中にマイクロコンピュータ２８へ次のデータの
書込みを禁止するとジー信号を出力するものである。こ
のタイミング調整回路３１は、ＮＯＲゲート３２．３３
からなるＲＳフリップフロップ３４と、ＡＮＤゲート３
５と、遅延回路３６とで構成されている。マイクロコン
ピュータ２８からのロード信号は、ＲＳフリップフロッ
プ３４の出力をセットし、ＡＮＤゲート３５の一方の入
力に与えられる。ＡＮＤゲート３５の他方の入力には、
水平同期信号が与えられる。従って、ＡＮＤゲート３５
からは、ＲＳフリップフロップ３４でラッチされたロー
ド信号が水平同期信号の出力タイミングで出力され、こ
れが表示データＲＡＭ２１の書込み信号として与えられ
る。

このとき、データセレクタ３０は、書込みアドレスを選
択するように動作する。また、水平同期信号は遅延回路
３６で約１０μｓ遅延され、ＲＳフリップフロップ３４
のリセット信号となる。ＲＳフリップフロップ３４がセ
ットされてからリセ・ットされるまでの間、ＲＳフリッ
プフロップの出力は、ビジー信号としてマイクロコンピ
ュータ２８に与えられる。マイクロコンピュータ２８は
、とジー信号が入力されている間は、次のデータの書込
みを行わない。

第２図は、この装置の各部の出力タイミングを従来例の
場合と比較して示すタイミング図である。

従来は、水平同期信号とは無関係に表示データＲＡＭへ
の書込みが行われていたので、有効画面上でデータが書
替えられると、画面上にチラッキが発生した。しかし、
この実施例の装置においては、データの書込みが、水平
同期信号と一致しているので、書替えは無効画面上で行
われる。従って、画面上への影響は全くない。また、書
込みデータの発生から書込みまでの間は、次のデータの
書込みが禁止されるので、データが続けて与えられるこ
とによるデータの欠落は発生しない。

なお、上記実施例では、タイミング調整回路をＲＳフリ
ップフロップ３４、ＡＮＤＮＯゲート及び遅延回路３６
で構成したが、これは−例であって、例えば、６３．５
μｓのパルス幅に設定された単安定マルチバイブレータ
をマイクロコンピュータからのロード信号でトリガし、
その出力と水平同期信号とをＡＮＤゲートに与えてＲＡ
Ｍの書込み信号を得るようにしても良い、その他、同様
の機能を達成できる回路は種々考えられる。

［発明の効果コ　　・ 以上説明したように本発明は、タイミング調整回路を加
えることにより、有効画面上でマイクロコンピュータか
らのロード信号が送られても無効画面でデータの書込み
が行われるので、画面上のチラッキを防止することがで
きるという効果を奏する。

【図面の簡単な説明】

第１図は本発明の実施例に係るキャラクタ表示装置を示
すブロック図、第２図は同装置の表示データＲＡＭ２１
への書込みを示すタイミングチャート図、第３図は従来
のキャラクタ表示装置を示すブロック図である。 １１．２１；表示データＲＡＭ、１２．２２；垂直アド
レスカウンタ、１３．２３．水平アドレスカウンタ、１
４．２４．発振回路、１５，２５；キャラクタジェネレ
ータＲＯＭ、１６．２６；キャラクタパターンシリアル
出力シフトレジスタ、１７．２７．ＣＲＴ、１８，２８
；マイクロコンピュータ、１９．２９；書込みアドレス
レジスタ、２０．３０．データセレクタ、３１；タイミ
ング調整回路、３２．３３．ＮＯＲゲート、３４；ＲＳ
フリップフロップ、３５；ＡＮＤゲート、３６；遅延回
路

Claims (1)

【特許請求の範囲】
1. 表示すべきキャラクタのコードを表示画面上の表示位置
   に対応させて記憶する表示データＲＡＭと、水平同期信
   号に同期して前記表示データＲＡＭから順次データを読
   出すための走査アドレスを前記水平同期信号に基いて生
   成出力する走査アドレス生成回路と、常時は前記走査ア
   ドレスを表示データＲＡＭに与えマイクロコンピュータ
   から書込みデータが与えられた際にはマイクロコンピュ
   ータからの書込みアドレスを前記表示データＲＡＭへ与
   えるセレクタと、前記マイクロコンピュータから書込み
   データが与えられた際マイクロコンピュータからの書込
   み信号をラッチしこのラッチした書込み信号を水平帰線
   期間に前記表示データＲＡＭへ与えると共に前記書込み
   信号をラッチしてから書込みが終了するまでの期間は前
   記マイクロコンピュータからの次のデータの書込みを禁
   止する信号を前記マイクロコンピュータに出力するタイ
   ミング調整回路と、前記表示データＲＡＭから読出され
   たコードからキャラクタパターンを生成するキャラクタ
   ジェネレータと、このキャラクタジェネレータから出力
   されたキャラクタパターンを水平同期信号に基いて表示
   信号に変換する表示信号生成回路とを具備したことを特
   徴とするキャラクタ表示装置。