JPH0117112B2 - - Google Patents
Info
- Publication number
- JPH0117112B2 JPH0117112B2 JP15560179A JP15560179A JPH0117112B2 JP H0117112 B2 JPH0117112 B2 JP H0117112B2 JP 15560179 A JP15560179 A JP 15560179A JP 15560179 A JP15560179 A JP 15560179A JP H0117112 B2 JPH0117112 B2 JP H0117112B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- digital
- output
- digital signal
- external input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
Description
【発明の詳細な説明】
この発明は、外部からの被測定デイジタル信号
のレベルを周波数選択的に測定するためのデイジ
タル信号の選択レベル測定装置に関するものであ
る。
のレベルを周波数選択的に測定するためのデイジ
タル信号の選択レベル測定装置に関するものであ
る。
従来、外部からの被測定デイジタル信号から直
接選択レベルを測定するものとしては、第１図に
示すものが使用されている。すなわち、第１図に
おいて、１，１′は乗算器で、一方の入力端には
被測定信号を加え、他方の入力端にはそれぞれ中
心周波数f0なるデイジタル的なsinおよびcos信号
を加えることにより、前記被測定信号は複素変調
を受け、前記中心周波数f0だけシフトを受けたス
ペクトルが得られる。２，２′は低域デイジタル
フイルタで、乗算器１，１′の出力をそれぞれ受
領して直流近傍の成分を抽出し、さらに２乗器
３，３′で２乗検波を行う。４は加算器で、２乗
器３，３′の出力を加算して絶対値を求めレベル
を測定していた。このように、これまでは複素変
調による実数部と虚数部とに相当する信号をそれ
ぞれまつたく同一の回路で並行して求めてそれら
を加算する方法をとつていたので、同一の回路が
２つ必要であつた。
接選択レベルを測定するものとしては、第１図に
示すものが使用されている。すなわち、第１図に
おいて、１，１′は乗算器で、一方の入力端には
被測定信号を加え、他方の入力端にはそれぞれ中
心周波数f0なるデイジタル的なsinおよびcos信号
を加えることにより、前記被測定信号は複素変調
を受け、前記中心周波数f0だけシフトを受けたス
ペクトルが得られる。２，２′は低域デイジタル
フイルタで、乗算器１，１′の出力をそれぞれ受
領して直流近傍の成分を抽出し、さらに２乗器
３，３′で２乗検波を行う。４は加算器で、２乗
器３，３′の出力を加算して絶対値を求めレベル
を測定していた。このように、これまでは複素変
調による実数部と虚数部とに相当する信号をそれ
ぞれまつたく同一の回路で並行して求めてそれら
を加算する方法をとつていたので、同一の回路が
２つ必要であつた。
この発明は、上記の問題を解決するためになさ
れたもので、外部入力デイジタル信号を多重化し
た実数部と虚数部とを単一の構成で同時測定しデ
イジタル信号の選択レベルを測定するデイジタル
信号選択レベル測定装置を提供するものである。
以下この発明について説明する。
れたもので、外部入力デイジタル信号を多重化し
た実数部と虚数部とを単一の構成で同時測定しデ
イジタル信号の選択レベルを測定するデイジタル
信号選択レベル測定装置を提供するものである。
以下この発明について説明する。
第２図はこの発明の一実施例を示す測定装置の
ブロツク図である。この図で、５は多重化変換器
で、たとえばｎビツトで１ワード構成の外部入力
デイジタル信号のビツト数に等しいｎビツトから
なる２つのシフトレジスタで構成されており、外
部入力デイジタル信号をその符号速度の２倍の符
号速度に変換し、外部入力デイジタル信号と同一
のデータを有する前記変換された信号を２回続け
て、つまり２多重化して送出するものである。９
はデイジタル信号発生器で、たとえばsin信号を
デイジタル的に発生するデイジタル発振器６、こ
のデイジタル発振器６から出力されるsin信号を
cos信号に変換するπ／２進相器７およびデイジ
タル発振器６の出力端をπ／２進相器７の入力端
に切換えて接続させるための開閉器８から構成さ
れている。１０はデイジタル乗算器で、デイジタ
ル信号発生器９の出力信号と多重化変換器５の出
力信号とを乗算するものである。１１は低域デイ
ジタルフイルタ、１２は２乗器、１３は加算器、
１４は単位遅延器である。また、１８はデイジタ
ル積分器で、加算器１５と２つの単位遅延器１
６，１７とから構成されている。１９は対数変換
器である。
ブロツク図である。この図で、５は多重化変換器
で、たとえばｎビツトで１ワード構成の外部入力
デイジタル信号のビツト数に等しいｎビツトから
なる２つのシフトレジスタで構成されており、外
部入力デイジタル信号をその符号速度の２倍の符
号速度に変換し、外部入力デイジタル信号と同一
のデータを有する前記変換された信号を２回続け
て、つまり２多重化して送出するものである。９
はデイジタル信号発生器で、たとえばsin信号を
デイジタル的に発生するデイジタル発振器６、こ
のデイジタル発振器６から出力されるsin信号を
cos信号に変換するπ／２進相器７およびデイジ
タル発振器６の出力端をπ／２進相器７の入力端
に切換えて接続させるための開閉器８から構成さ
れている。１０はデイジタル乗算器で、デイジタ
ル信号発生器９の出力信号と多重化変換器５の出
力信号とを乗算するものである。１１は低域デイ
ジタルフイルタ、１２は２乗器、１３は加算器、
１４は単位遅延器である。また、１８はデイジタ
ル積分器で、加算器１５と２つの単位遅延器１
６，１７とから構成されている。１９は対数変換
器である。
次に動作について説明する。外部入力デイジタ
ル信号を多重化変換器５に加えて、この外部入力
デイジタル信号と同一のデータを２倍の符号速度
に変換して続けて２回送出し、その出力を乗算器
１０の一方の入力端に加える。一方、デイジタル
信号発生器９において、デイジタル発振器６から
所定周波数のsin信号をデイジタル的に発生し、
さらに開閉器８を介してそのsin信号をπ／２進
相器に加えてcos信号に変換し発生する。このsin
信号とcos信号とは多重化変換器５から出力され
る２つの同一データのそれぞれに対応するように
開閉器８を制御し交互に切り換えてデイジタル信
号発生器９から発生し、乗算器１０の他方の入力
端に加えて乗算する。したがつて、乗算器１０の
出力はcos信号を乗じたときは実数部、sin信号を
乗じたときは虚数部となる。乗算器１０の実数部
と虚数部からなる出力から低域デイジタルフイル
タ１１で直流およびその近傍を選択して出力す
る。低域デイジタルフイルタ１１の出力は２乗器
１２により２乗検波し、その出力を加算器１３の
一方の入力端に加え、さらに２乗器１２の出力を
単位遅延器１４を介して加算器１３の他方の入力
端に加えることにより前記実数部と虚数部とが加
算され、瞬時パワーが算出される。
ル信号を多重化変換器５に加えて、この外部入力
デイジタル信号と同一のデータを２倍の符号速度
に変換して続けて２回送出し、その出力を乗算器
１０の一方の入力端に加える。一方、デイジタル
信号発生器９において、デイジタル発振器６から
所定周波数のsin信号をデイジタル的に発生し、
さらに開閉器８を介してそのsin信号をπ／２進
相器に加えてcos信号に変換し発生する。このsin
信号とcos信号とは多重化変換器５から出力され
る２つの同一データのそれぞれに対応するように
開閉器８を制御し交互に切り換えてデイジタル信
号発生器９から発生し、乗算器１０の他方の入力
端に加えて乗算する。したがつて、乗算器１０の
出力はcos信号を乗じたときは実数部、sin信号を
乗じたときは虚数部となる。乗算器１０の実数部
と虚数部からなる出力から低域デイジタルフイル
タ１１で直流およびその近傍を選択して出力す
る。低域デイジタルフイルタ１１の出力は２乗器
１２により２乗検波し、その出力を加算器１３の
一方の入力端に加え、さらに２乗器１２の出力を
単位遅延器１４を介して加算器１３の他方の入力
端に加えることにより前記実数部と虚数部とが加
算され、瞬時パワーが算出される。
第３図はこれまでの動作のタイムチヤートを示
すものである。すなわち、(1)はA0、A1、………、
Aoのデータを有する外部デイジタル信号で、(2)
は(1)の外部入力デイジタル信号を多重化変換器５
によつて２倍の符号速度に変換し、同一データを
続けて２回送出されるその多重化変換器５の出力
信号である。(3)は乗算器１０の出力で、AiSiはAi
sin2πfLti（fL：デイジタル発生器６の周波数、ｉは
０、１、２、………、ｎ）、AiCjはAicos2πfLtj（ｊ
は０、１、２、………、ｎ）を表わす。(4)は(3)の
出力を低減ろ波器を構成するデイジタルフイルタ
１１に加えたときの出力を示すもので、HC0、
HS1、HC1、………、HS1、HCj、………は信号
A0C0、A1S1、A1C1、………、AiSi、AjCj、……
…のデイジタルフイルタの演算結果である。(5)は
加算器１３による２乗器１２の出力（HSi）2と
（HCj）2との加算結果で、ｉ＝ｊのときのみ有効
データ、ｉ≠ｊのとき無効データとなる。
すものである。すなわち、(1)はA0、A1、………、
Aoのデータを有する外部デイジタル信号で、(2)
は(1)の外部入力デイジタル信号を多重化変換器５
によつて２倍の符号速度に変換し、同一データを
続けて２回送出されるその多重化変換器５の出力
信号である。(3)は乗算器１０の出力で、AiSiはAi
sin2πfLti（fL：デイジタル発生器６の周波数、ｉは
０、１、２、………、ｎ）、AiCjはAicos2πfLtj（ｊ
は０、１、２、………、ｎ）を表わす。(4)は(3)の
出力を低減ろ波器を構成するデイジタルフイルタ
１１に加えたときの出力を示すもので、HC0、
HS1、HC1、………、HS1、HCj、………は信号
A0C0、A1S1、A1C1、………、AiSi、AjCj、……
…のデイジタルフイルタの演算結果である。(5)は
加算器１３による２乗器１２の出力（HSi）2と
（HCj）2との加算結果で、ｉ＝ｊのときのみ有効
データ、ｉ≠ｊのとき無効データとなる。
以上のようにして、加算器１３の出力はデイジ
タル積分器１８に加えられる。デイジタル積分器
１８は単位遅延器１６，１７を２つ持つているの
で、前記有効データと無効データとをそれぞれ
別々に積分したのち、一方の単位遅延器１６から
出力される有効データのみを対数変換器１９によ
つて対数変換する。その出力を表示回路（図示せ
ず）に加えてその結果を表示する。
タル積分器１８に加えられる。デイジタル積分器
１８は単位遅延器１６，１７を２つ持つているの
で、前記有効データと無効データとをそれぞれ
別々に積分したのち、一方の単位遅延器１６から
出力される有効データのみを対数変換器１９によ
つて対数変換する。その出力を表示回路（図示せ
ず）に加えてその結果を表示する。
なお、第２図の実施例において、デイジタル発
振器６およびπ／２進相器７のかわりに、たとえ
ばsin、cosのデイジタル発振器を別々に用意して
交互に出力させてもよい。
振器６およびπ／２進相器７のかわりに、たとえ
ばsin、cosのデイジタル発振器を別々に用意して
交互に出力させてもよい。
以上説明したように、この発明は２つの同一デ
ータに変換された外部入力デイジタル信号によつ
て実数部と虚数部とに相当する信号を同一ルート
で時間多重して測定することができる構成にした
ので、単一の構成で測定することができる。
ータに変換された外部入力デイジタル信号によつ
て実数部と虚数部とに相当する信号を同一ルート
で時間多重して測定することができる構成にした
ので、単一の構成で測定することができる。
また、選択レベル測定のとき、多重変換器およ
びデイジタル信号発生器の多重化度を上げて
sin2πfL1ｔ、cos2πfL1ｔ、sin2πfL2ｔ、cos2πfL2ｔ
を発生させる。このとき、fL2を、fL1の整数倍に
選び、基本波と高調波のレベルを測定することに
より歪率を測定することができる。さらにfL1、
fL2を入力信号により適当な周波数関係にするこ
とにより、混変調特性を把握することもできる等
の利点が得られる。
びデイジタル信号発生器の多重化度を上げて
sin2πfL1ｔ、cos2πfL1ｔ、sin2πfL2ｔ、cos2πfL2ｔ
を発生させる。このとき、fL2を、fL1の整数倍に
選び、基本波と高調波のレベルを測定することに
より歪率を測定することができる。さらにfL1、
fL2を入力信号により適当な周波数関係にするこ
とにより、混変調特性を把握することもできる等
の利点が得られる。
第１図は従来の直交検波形選択レベル測定装置
のブロツク図、第２図はこの発明の一実施例を示
す測定装置のブロツク図、第３図は第２図の動作
のタイムチヤートである。 図中、５は多重化変換器、６はデイジタル発振
器、７はπ／２進相器、８は開閉器、９はデイジ
タル信号発生器、１０は乗算器、１１は低域デイ
ジタルフイルタ、１２は２乗器、１３は加算器、
１４は単位遅延器である。
のブロツク図、第２図はこの発明の一実施例を示
す測定装置のブロツク図、第３図は第２図の動作
のタイムチヤートである。 図中、５は多重化変換器、６はデイジタル発振
器、７はπ／２進相器、８は開閉器、９はデイジ
タル信号発生器、１０は乗算器、１１は低域デイ
ジタルフイルタ、１２は２乗器、１３は加算器、
１４は単位遅延器である。
Claims (1)
- １ 外部入力デイジタル信号をその符号速度のｎ
（ｎは２以上の整数）倍の符号速度の信号に変換
し、前記外部入力デイジタル信号と同一のデータ
を有する前記変換された信号をｎ個多重化して送
出するための多重化変換器と；この多重化変換器
から出力される多重化信号の一対のデータのそれ
ぞれに対応して同一の周波数を有するsin信号と
cos信号とを交互にデイジタル的に発生するため
のデイジタル信号発生器と；このデイジタル信号
発生器の出力信号と前記多重化変換器の出力信号
とを受領して乗算し、実数部と虚数部とを有する
信号を出力するためのデイジタル乗算器と；この
デイジタル乗算器の周波数選択を行うためのデイ
ジタルフイルタと；このデイジタルフイルタの出
力を２乗検波するための２乗器と；この２乗器の
出力の前記実数部に相当する信号と前記虚数部に
相当する信号とを加算するための手段とを備えた
ことを特徴とするデイジタル信号選択レベル測定
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15560179A JPS5679260A (en) | 1979-12-03 | 1979-12-03 | Measuring apparatus for digital signal selective level |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15560179A JPS5679260A (en) | 1979-12-03 | 1979-12-03 | Measuring apparatus for digital signal selective level |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5679260A JPS5679260A (en) | 1981-06-29 |
| JPH0117112B2 true JPH0117112B2 (ja) | 1989-03-29 |
Family
ID=15609581
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15560179A Granted JPS5679260A (en) | 1979-12-03 | 1979-12-03 | Measuring apparatus for digital signal selective level |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5679260A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9190876B2 (en) * | 2012-09-28 | 2015-11-17 | Qualcomm Incorporated | Systems and methods for detecting wireless charging transmit characteristics |
-
1979
- 1979-12-03 JP JP15560179A patent/JPS5679260A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5679260A (en) | 1981-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3947827A (en) | Digital storage system for high frequency signals | |
| US4675614A (en) | Phase difference measurement system | |
| US7206339B2 (en) | Wonder generator, digital line tester comprising the same, and phase noise transfer characteristic analyzer | |
| US3991409A (en) | Digital storage system for high frequency signals | |
| EP0692867B1 (en) | FM modulation circuit and method | |
| US3696235A (en) | Digital filter using weighting | |
| JPH07162383A (ja) | Ｆｍステレオ放送装置 | |
| JPH0117112B2 (ja) | ||
| RU2030092C1 (ru) | Цифровой синтезатор частот | |
| JPH0813048B2 (ja) | 平坦なエンベロープ特性を有するｂｐｓｋ変調回路 | |
| JP3977809B2 (ja) | 情報伝送方法 | |
| JPH0240994B2 (ja) | Deijitarushingokaisekisochi | |
| SU742824A1 (ru) | Цифровой коррел ционный фазометр | |
| JPH07106855A (ja) | Ｓｓｂ変調器 | |
| US5155769A (en) | Discrete parallel path modulation multiplexer | |
| SU917119A1 (ru) | Анализатор комплексного спектра | |
| JP3206773B2 (ja) | ディジタル信号処理型直交変調器 | |
| JP3916856B2 (ja) | 雑音発生装置 | |
| JPH05252214A (ja) | ディジタル変調器 | |
| SU886303A1 (ru) | Устройство дл многоканального приема дискретных сигналов | |
| JP2823716B2 (ja) | 並列ｍｓｋ変調システム | |
| SU894718A1 (ru) | Устройство дл вычислени коэффициентов фурье | |
| GB2037523A (en) | Frequency Sensing Circuit | |
| SU1202068A1 (ru) | Формирователь цифрового частотно-модулированного сигнала | |
| SU581590A1 (ru) | Устройство дл преобразовани двоичного сигнала в модулированный псевдо-троичный сигнал |