JPH01171305A - カレントミラー回路 - Google Patents
カレントミラー回路Info
- Publication number
- JPH01171305A JPH01171305A JP62330705A JP33070587A JPH01171305A JP H01171305 A JPH01171305 A JP H01171305A JP 62330705 A JP62330705 A JP 62330705A JP 33070587 A JP33070587 A JP 33070587A JP H01171305 A JPH01171305 A JP H01171305A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- trs
- current
- pnp
- current mirror
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C07—ORGANIC CHEMISTRY
- C07C—ACYCLIC OR CARBOCYCLIC COMPOUNDS
- C07C15/00—Cyclic hydrocarbons containing only six-membered aromatic rings as cyclic parts
- C07C15/02—Monocyclic hydrocarbons
- C07C15/067—C8H10 hydrocarbons
- C07C15/073—Ethylbenzene
Landscapes
- Chemical & Material Sciences (AREA)
- Organic Chemistry (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体集積回路に広く用いられるカレントミ
ラー回路に関するものである。
ラー回路に関するものである。
従来の技術
第２図にカレントミラー回路の一般的な回路例を示す。
即ち、各エミッタを電源接続し、各ベースを共通接続し
たＰＮＰトランジスタ１３．１４のうち、トランジスタ
１３のベースとコレクタ間にコレクタ接地したＰＮＰト
ランジスタのエミッタとベースをそれぞれ接続し、ＰＮ
Ｐトランジスタ１３．１４の各コレクタをそれぞれ電流
源１６に接続し、出力端子１８とする構成である。第２
図に示した例では、コレクタ・ベース接合電圧により空
乏層が変化し、実効ベース幅が変化するためコレクタ電
流が変流するという、いわゆるアーリー効果によって、
定電流出力端子の電流が端子電圧に依存して太き（変化
する。
たＰＮＰトランジスタ１３．１４のうち、トランジスタ
１３のベースとコレクタ間にコレクタ接地したＰＮＰト
ランジスタのエミッタとベースをそれぞれ接続し、ＰＮ
Ｐトランジスタ１３．１４の各コレクタをそれぞれ電流
源１６に接続し、出力端子１８とする構成である。第２
図に示した例では、コレクタ・ベース接合電圧により空
乏層が変化し、実効ベース幅が変化するためコレクタ電
流が変流するという、いわゆるアーリー効果によって、
定電流出力端子の電流が端子電圧に依存して太き（変化
する。
第３図はアーリー効果対策を施した従来例の回路である
。各エミッタを電源接続し、ベースを共通接続したＰＮ
Ｐトランジスタ１９．２０の各コレクタに、各ベースを
共通接続したＰＮＰトランジスタ２１．２２の各エミッ
タを接続し、トランジスタ２１のコレクタに他端を接地
した定電流源２３を接続し、トランジスタ２２のコレク
タを出力端子２５とする。
。各エミッタを電源接続し、ベースを共通接続したＰＮ
Ｐトランジスタ１９．２０の各コレクタに、各ベースを
共通接続したＰＮＰトランジスタ２１．２２の各エミッ
タを接続し、トランジスタ２１のコレクタに他端を接地
した定電流源２３を接続し、トランジスタ２２のコレク
タを出力端子２５とする。
なお、ＰＮＰトランジスタ２０．２１のベースとコレク
タを共通接続する。
タを共通接続する。
発明が解決しようとする問題点
第３図においては、定電流出力端子の電流は端子電圧に
ほとんど依存しない値が得られるが、出力端子電圧が電
源電圧に近づきその差が１ダイオード電圧と１トランジ
スタ飽和電圧との和よりも小さくなると、ＰＮＰ トラ
ンジスタ１４が飽和し正しいカレントミラー出力電流が
得られない。この為、定電流出力端子の正常動作電圧範
囲が広く、且つ出力電圧依存性の少ないカレントミラー
回路が要望されていた。
ほとんど依存しない値が得られるが、出力端子電圧が電
源電圧に近づきその差が１ダイオード電圧と１トランジ
スタ飽和電圧との和よりも小さくなると、ＰＮＰ トラ
ンジスタ１４が飽和し正しいカレントミラー出力電流が
得られない。この為、定電流出力端子の正常動作電圧範
囲が広く、且つ出力電圧依存性の少ないカレントミラー
回路が要望されていた。
本発明は、これらの問題点を解決するためのカレントミ
ラー回路を提供するものである。
ラー回路を提供するものである。
問題点を解決するための手段
本発明は、各エミッタを電源電圧に接続し、ベースを共
通接続した第１．第２のＰＮＰ トランジスタのベース
をコレクタ接地した第３のＰＮＰ トランジスタのエミ
ッタに接続し、前記第１．第２のＰＮＰ トランジスタ
の各コレクタに、ベースを共通接続した第４．第５のＰ
ＮＰトランジスタの各エミッタに接続し、前記第４．第
５のＰＮＰ トランジスタのベースの電圧を電源電圧か
ら１ダイオードと１トランジスタ飽和電圧との和の値だ
け低い電圧に固定し、前記第３のＰＮＰ トランジスタ
のベースを前記第４のＰＮＰ トランジスタのコレクタ
および電流源を介して接地し、前記第５のＰＮＰトラン
ジスタのコレクタを出力端子とした構成のカレントミラ
ー回路である。
通接続した第１．第２のＰＮＰ トランジスタのベース
をコレクタ接地した第３のＰＮＰ トランジスタのエミ
ッタに接続し、前記第１．第２のＰＮＰ トランジスタ
の各コレクタに、ベースを共通接続した第４．第５のＰ
ＮＰトランジスタの各エミッタに接続し、前記第４．第
５のＰＮＰ トランジスタのベースの電圧を電源電圧か
ら１ダイオードと１トランジスタ飽和電圧との和の値だ
け低い電圧に固定し、前記第３のＰＮＰ トランジスタ
のベースを前記第４のＰＮＰ トランジスタのコレクタ
および電流源を介して接地し、前記第５のＰＮＰトラン
ジスタのコレクタを出力端子とした構成のカレントミラ
ー回路である。
作用
本発明によると、アーリー効果対策の為にカレントミラ
ー回路を構成するトランジスタを２段にすると共に、下
段のベースを共通とするトランジスタのベース電圧と電
源電圧の差を１ダイオード電圧と１飽和電圧の和の値と
したカレントミラー回路により、電源電圧と定電流出力
端子電圧との差が２トランジスタ飽和電圧になるまで正
常動作し、且つ出力端子電圧依存性の少ないカレントミ
ラー回路が実現できる。
ー回路を構成するトランジスタを２段にすると共に、下
段のベースを共通とするトランジスタのベース電圧と電
源電圧の差を１ダイオード電圧と１飽和電圧の和の値と
したカレントミラー回路により、電源電圧と定電流出力
端子電圧との差が２トランジスタ飽和電圧になるまで正
常動作し、且つ出力端子電圧依存性の少ないカレントミ
ラー回路が実現できる。
実施例
第１図に本発明の一実施例のカレントミラー回路を示す
。カレントミラーを構成する共通エミッタ、共通ベース
のＰＮＰ トランジスタ１，２のベースはベース電流供
給のためのＰＮＰ トランジスタ３のエミッタに接続さ
れており、トランジスタ１．２のコレクタは、アーリー
効果対策のためのＰＮＰ トランジスタ４，５のエミッ
タと接続されている。
。カレントミラーを構成する共通エミッタ、共通ベース
のＰＮＰ トランジスタ１，２のベースはベース電流供
給のためのＰＮＰ トランジスタ３のエミッタに接続さ
れており、トランジスタ１．２のコレクタは、アーリー
効果対策のためのＰＮＰ トランジスタ４，５のエミッ
タと接続されている。
エミッタを電源に接続し、ベースを電流源１０を介して
接地したＰＮＰ トランジスタ６のコレクタにダイオー
ド接続のＰＮＰ トランジスタ７のエミッタを接続し、
同トランジスタ７のベースおよびコレクタをＰＮＰ ト
ランジスタ４，５の各ベースおよび電流源９を介して接
地する。
接地したＰＮＰ トランジスタ６のコレクタにダイオー
ド接続のＰＮＰ トランジスタ７のエミッタを接続し、
同トランジスタ７のベースおよびコレクタをＰＮＰ ト
ランジスタ４，５の各ベースおよび電流源９を介して接
地する。
この回路接続により、２段目のトランジスタ４．５の共
通ベース電圧が、トランジスタ６．７および定電流源９
．１０によって構成される回路で、電源電圧から１ダイ
オード電圧と１トランジスタ飽和電圧との和の値だけ低
い値に固定されている。トランジスタ４のコレクタとト
ランジスタ３のベースとは、基準となる電流源８に共通
接続され、トランジスタ３のコレクタおよび電流源８の
他端は接地されている。トランジスタ５のコレクタがカ
レントミラー回路の定電流出力端子である。
通ベース電圧が、トランジスタ６．７および定電流源９
．１０によって構成される回路で、電源電圧から１ダイ
オード電圧と１トランジスタ飽和電圧との和の値だけ低
い値に固定されている。トランジスタ４のコレクタとト
ランジスタ３のベースとは、基準となる電流源８に共通
接続され、トランジスタ３のコレクタおよび電流源８の
他端は接地されている。トランジスタ５のコレクタがカ
レントミラー回路の定電流出力端子である。
このカレントミラー回路において、トランジスタ６．７
および電流源９に生じる基準定電流１１は電流ミラー作
用によりトランジスタ１，４を流れ、それと等しい電流
がトランジスタ２，５を流れて出力される。トランジス
タ１，２のコレクタ電圧は、トランジスタ４，５によっ
て電源電圧により１飽和電圧分低い値に等しく固定され
ており、よって、トランジスタ５のコレクタ電圧が変動
してもトランジスタ１，２で構成される基となるカレン
トミラーには影響がなく、出力端子電圧の影響が少ない
定電流出力が得られる。また、この回路はトランジスタ
５が飽和するまで正常動作し、出力端子電圧と電源電圧
の差が２トランジスタ飽和電圧になるまで正常動作する
。
および電流源９に生じる基準定電流１１は電流ミラー作
用によりトランジスタ１，４を流れ、それと等しい電流
がトランジスタ２，５を流れて出力される。トランジス
タ１，２のコレクタ電圧は、トランジスタ４，５によっ
て電源電圧により１飽和電圧分低い値に等しく固定され
ており、よって、トランジスタ５のコレクタ電圧が変動
してもトランジスタ１，２で構成される基となるカレン
トミラーには影響がなく、出力端子電圧の影響が少ない
定電流出力が得られる。また、この回路はトランジスタ
５が飽和するまで正常動作し、出力端子電圧と電源電圧
の差が２トランジスタ飽和電圧になるまで正常動作する
。
発明の効果
本発明によると、出力端子電圧の依存性が少なく正常動
作電圧範囲の広いカレントミラー回路が実現できる。
作電圧範囲の広いカレントミラー回路が実現できる。
第１図は本発明のカレントミラー回路の一実施例回路図
、第２図、第３図は従来例の各カレントミラー回路図で
ある。 １〜７，１３〜１５．１９〜２２・・・・・・ＰＮＰ
トランジスタ、８〜１０，１６．２３・・・・・・定電
流源、１１，１７．２４・・・・・・電源電圧、１２．
１８゜２５・・・・・・定電流出力端子。 代理人の氏名 弁理士 中尾敏男 ほか１名２．５−−
− ＰＮＰ トランジスタ ８− 電流源 第１図
、第２図、第３図は従来例の各カレントミラー回路図で
ある。 １〜７，１３〜１５．１９〜２２・・・・・・ＰＮＰ
トランジスタ、８〜１０，１６．２３・・・・・・定電
流源、１１，１７．２４・・・・・・電源電圧、１２．
１８゜２５・・・・・・定電流出力端子。 代理人の氏名 弁理士 中尾敏男 ほか１名２．５−−
− ＰＮＰ トランジスタ ８− 電流源 第１図
Claims (1)
- 互いのエミッタを電源に接続した第１、第２のＰＮＰト
ランジスタを共通ベース接続し、これらのベースと第３
のＰＮＰトランジスタのエミッタとを接続し、前記第１
、第２のトランジスタの各コレクタを、それぞれ、第４
、第５のＰＮＰトランジスタの各エミッタに接続し、前
記第４、第５のＰＮＰトランジスタを共通ベース接続し
、これらのベース電圧を前記電源から１ダイオードと１
トランジスタ飽和電圧との和の値だけ低い電圧に固定し
、前記第３のＰＮＰトランジスタのコレクタを接地し、
同第３のＰＮＰトランジスタのベースを前記第４のＰＮ
Ｐトランジスタのコレクタおよび電流源を介して接地し
、前記第５のＰＮＰトランジスタのコレクタを出力端子
としたことを特徴とするカレントミラー回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62330705A JPH01171305A (ja) | 1987-12-25 | 1987-12-25 | カレントミラー回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62330705A JPH01171305A (ja) | 1987-12-25 | 1987-12-25 | カレントミラー回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01171305A true JPH01171305A (ja) | 1989-07-06 |
Family
ID=18235638
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62330705A Pending JPH01171305A (ja) | 1987-12-25 | 1987-12-25 | カレントミラー回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01171305A (ja) |
-
1987
- 1987-12-25 JP JP62330705A patent/JPH01171305A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940005987B1 (ko) | 밴드갭 기준회로 | |
| EP0072589A2 (en) | Current stabilizing arrangement | |
| US4352057A (en) | Constant current source | |
| JPH065493B2 (ja) | 定電流供給回路 | |
| JPH01171305A (ja) | カレントミラー回路 | |
| JPH02191012A (ja) | 電圧発生回路 | |
| JPS59108411A (ja) | 電流源回路 | |
| JPH04127703A (ja) | 演算増幅回路 | |
| JP2000323935A (ja) | 高耐圧出力回路 | |
| JP2829773B2 (ja) | コンパレータ回路 | |
| JPS59208618A (ja) | 電流反転回路 | |
| EP0332714A1 (en) | Temperature compensated current source | |
| JPS58146111A (ja) | 定電流回路 | |
| JP2661138B2 (ja) | 電流増幅回路 | |
| JPS636888Y2 (ja) | ||
| JPH03746Y2 (ja) | ||
| JP2674274B2 (ja) | 基準電圧回路 | |
| JPH05315869A (ja) | 半導体集積回路装置 | |
| JPS5855454Y2 (ja) | 定電流回路 | |
| JPH0623940B2 (ja) | 定電流回路 | |
| JPS6259487B2 (ja) | ||
| JPS62220010A (ja) | スイツチング電流発生回路 | |
| JPH061866B2 (ja) | 増幅回路 | |
| JPH051647B2 (ja) | ||
| JPH0430761B2 (ja) |