JPH0117249B2 - - Google Patents
Info
- Publication number
- JPH0117249B2 JPH0117249B2 JP54169158A JP16915879A JPH0117249B2 JP H0117249 B2 JPH0117249 B2 JP H0117249B2 JP 54169158 A JP54169158 A JP 54169158A JP 16915879 A JP16915879 A JP 16915879A JP H0117249 B2 JPH0117249 B2 JP H0117249B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- film
- thermal oxide
- resist pattern
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/071—Manufacture or treatment of dielectric parts thereof
- H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
- H10W20/082—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts the openings being tapered via holes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
- H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
- H10P50/282—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials
- H10P50/283—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials by chemical means
Landscapes
- Drying Of Semiconductors (AREA)
- Weting (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法に関し、更に詳
しくは素子パターンをエツチングによつて形成さ
せるに際しパターンエツジをテーパ状に加工して
その上に蒸着される、例えば電極材料などのカバ
レージ（Coverage）を良好にすると同時にパタ
ーンサイズのコントロールを可能にした半導体装
置の製造方法に関する。
しくは素子パターンをエツチングによつて形成さ
せるに際しパターンエツジをテーパ状に加工して
その上に蒸着される、例えば電極材料などのカバ
レージ（Coverage）を良好にすると同時にパタ
ーンサイズのコントロールを可能にした半導体装
置の製造方法に関する。
従来、半導体装置を製造する過程において、素
子パターンは、ネガ型もしくはポジ型レジストを
用いてレジストパターンを生成せしめ、次いでこ
のパターンに従つて絶縁膜を湿式又は乾式エツチ
ング法を用いてエツチングすることによつて形成
しているが、この方法ではパターンのエツジ壁面
が膜面に対して直角に近い角度をもつた形状にな
り易く、パターンエツジ部においてアルミニウ
ム、アルミニウム銅などの蒸着材料のカバレージ
が悪くなるという問題があつた。
子パターンは、ネガ型もしくはポジ型レジストを
用いてレジストパターンを生成せしめ、次いでこ
のパターンに従つて絶縁膜を湿式又は乾式エツチ
ング法を用いてエツチングすることによつて形成
しているが、この方法ではパターンのエツジ壁面
が膜面に対して直角に近い角度をもつた形状にな
り易く、パターンエツジ部においてアルミニウ
ム、アルミニウム銅などの蒸着材料のカバレージ
が悪くなるという問題があつた。
例えば、従来方法に従つて電極を形成させる方
法について説明すると、第１図に示すように、
SiO2のような基板１１上に常法に従つてレジス
ト膜１２を形成させ（第１図イ参照）、次いでこ
の電極レジストパターンに従つてSiO2基板をエ
ツチングして第１図ロの状態とし、更にレジスト
膜１２を除去して電極材料１３（例えば、アルミ
ニウム、アルミニウム銅）を蒸着させると第１図
ハの状態となる。しかしながら、この方法では
SiO2基板１１のエツチング部のエツジ壁面が急
勾配でエツチングされているため第１図ハ“Ａ”
部の如くカバレージ不良が発生しやすくなる。か
かるカバレージ不良は、長時間の回路動作により
アルミニウムのマイグレーシヨンを惹き起すので
かかる問題を解消した半導体装置の製造方法が望
まれていた。
法について説明すると、第１図に示すように、
SiO2のような基板１１上に常法に従つてレジス
ト膜１２を形成させ（第１図イ参照）、次いでこ
の電極レジストパターンに従つてSiO2基板をエ
ツチングして第１図ロの状態とし、更にレジスト
膜１２を除去して電極材料１３（例えば、アルミ
ニウム、アルミニウム銅）を蒸着させると第１図
ハの状態となる。しかしながら、この方法では
SiO2基板１１のエツチング部のエツジ壁面が急
勾配でエツチングされているため第１図ハ“Ａ”
部の如くカバレージ不良が発生しやすくなる。か
かるカバレージ不良は、長時間の回路動作により
アルミニウムのマイグレーシヨンを惹き起すので
かかる問題を解消した半導体装置の製造方法が望
まれていた。
従つて、本発明者等はかかる従来の半導体装置
の製造方法の問題点を排除して、電極材料等のカ
バレージ不良を惹き起すことのない半導体装置の
製造方法を開発すべく鋭意研究を進めたところ、
エツチング操作の過程でプラズマアツシヤーによ
つてレジストを灰化処理することによつてかかる
目的を達成するのに成功し、本発明をなすに至つ
た。
の製造方法の問題点を排除して、電極材料等のカ
バレージ不良を惹き起すことのない半導体装置の
製造方法を開発すべく鋭意研究を進めたところ、
エツチング操作の過程でプラズマアツシヤーによ
つてレジストを灰化処理することによつてかかる
目的を達成するのに成功し、本発明をなすに至つ
た。
本発明に従えば、
表面に各々厚さの異なる熱酸化膜が形成された
シリコン半導体基板上に気相成長酸化膜を形成す
る工程と、 該基板上にレジストパターンを形成する工程
と、 該レジストパターンをマスクに該気相成長酸化
膜を湿式エツチングする工程と、 プラズマアツシヤーによりレジスト膜の一部を
灰化させレジストパターンのエツジを灰化移動さ
せる工程と、 該エツジを灰化移動させたレジストパターンを
マスクに熱酸化膜が厚い膜厚に形成された領域上
の熱酸化膜は残るように該熱酸化膜を湿式エツチ
ングする工程と、 プラズマアツシヤーによりレジスト膜の一部を
灰化させてレジストパターンのエツジを灰化移動
させる工程と、 該エツジを灰化移動させたレジストパターンを
マスクに熱酸化膜が厚い膜厚に形成された領域上
の熱酸化膜は残り、薄い膜厚に形成された領域上
の熱酸化膜は除去されるように、該熱酸化膜を湿
式エツチングする工程と、 プラズマアツシヤーによりレジスト膜の一部を
灰化させてレジストパターンのエツジを炭化移動
させる工程と、 該エツジを厚化移動させたレジストパターンを
マスクに熱酸化膜が厚い膜厚に形成された領域上
に残存する熱酸化膜を湿式エツチングして電極窓
開する工程と、 レジスト膜を除去する工程と、 基板上に電極材料被膜を形成する工程とを有す
ることを特徴とする半導体装置の製造方法が提供
される。
シリコン半導体基板上に気相成長酸化膜を形成す
る工程と、 該基板上にレジストパターンを形成する工程
と、 該レジストパターンをマスクに該気相成長酸化
膜を湿式エツチングする工程と、 プラズマアツシヤーによりレジスト膜の一部を
灰化させレジストパターンのエツジを灰化移動さ
せる工程と、 該エツジを灰化移動させたレジストパターンを
マスクに熱酸化膜が厚い膜厚に形成された領域上
の熱酸化膜は残るように該熱酸化膜を湿式エツチ
ングする工程と、 プラズマアツシヤーによりレジスト膜の一部を
灰化させてレジストパターンのエツジを灰化移動
させる工程と、 該エツジを灰化移動させたレジストパターンを
マスクに熱酸化膜が厚い膜厚に形成された領域上
の熱酸化膜は残り、薄い膜厚に形成された領域上
の熱酸化膜は除去されるように、該熱酸化膜を湿
式エツチングする工程と、 プラズマアツシヤーによりレジスト膜の一部を
灰化させてレジストパターンのエツジを炭化移動
させる工程と、 該エツジを厚化移動させたレジストパターンを
マスクに熱酸化膜が厚い膜厚に形成された領域上
に残存する熱酸化膜を湿式エツチングして電極窓
開する工程と、 レジスト膜を除去する工程と、 基板上に電極材料被膜を形成する工程とを有す
ることを特徴とする半導体装置の製造方法が提供
される。
本発明の好ましい態様では、熱酸化膜が厚い膜
厚に形成された領域にコレクタ電極を形成し、熱
酸化膜が薄い膜厚に形成された領域にベース電極
を形成する、セルフアライン方式でバルク電極窓
を形成する。
厚に形成された領域にコレクタ電極を形成し、熱
酸化膜が薄い膜厚に形成された領域にベース電極
を形成する、セルフアライン方式でバルク電極窓
を形成する。
本発明方法の概要を第２図に従つて前述の従来
法と対比させつつ説明すると、例えば第２図イに
示すように、SiO2のような基板１４の上に常法
に従つてレジスト膜１５を形成させ、次いでこの
レジストパターンに従つてSiO2基板１４を途中
までエツチングした後一旦エツチングを中断して
（第２図ロ点線部“Ｂ”参照）プラズマアツシヤ
ーでレジスト膜１５を灰化させ（第２図ロの点線
部が除かれる）、再びエツチングをして残部SiO2
を除去し（第２図ハの状態）、最後にアルミニウ
ムなどの電極材料１６を蒸着させて第２図ニの状
態とする。このように、本発明方法に従えば、エ
ツチング操作の過程でプラズマアツシヤーでレジ
スト膜１５を灰化させるので第１図ロと第２図ロ
及びハを対比すれば明らかなように、SiO2膜１
４パターンエツジ部がテーパ状に加工され、その
ため第２図ニに示す如く、電極材料１６のカバレ
ージの良好な蒸着被膜を得ることができる。
法と対比させつつ説明すると、例えば第２図イに
示すように、SiO2のような基板１４の上に常法
に従つてレジスト膜１５を形成させ、次いでこの
レジストパターンに従つてSiO2基板１４を途中
までエツチングした後一旦エツチングを中断して
（第２図ロ点線部“Ｂ”参照）プラズマアツシヤ
ーでレジスト膜１５を灰化させ（第２図ロの点線
部が除かれる）、再びエツチングをして残部SiO2
を除去し（第２図ハの状態）、最後にアルミニウ
ムなどの電極材料１６を蒸着させて第２図ニの状
態とする。このように、本発明方法に従えば、エ
ツチング操作の過程でプラズマアツシヤーでレジ
スト膜１５を灰化させるので第１図ロと第２図ロ
及びハを対比すれば明らかなように、SiO2膜１
４パターンエツジ部がテーパ状に加工され、その
ため第２図ニに示す如く、電極材料１６のカバレ
ージの良好な蒸着被膜を得ることができる。
このように本発明に従えば、プラズマアツシヤ
ーによるレジスト灰化の制御性及び等方的進行性
を利用してエツチング途中でレジストパターンの
エツジを灰化移動させることによつて、電極材料
などの蒸着材料のカバレージを良好にすることが
でき、更にプラズマアツシヤーによるレジスト灰
化のタイミング、灰化量及び場合によつてはその
回数を適宜選定することによつてパターン壁面の
形状を任意にコントロールすることができるとい
う特長がある。なお、電極材料などとの接触面積
は最初のエツチングによつて決まるのでプラズマ
アツシヤーによるレジスト灰化処理によつて該接
触面積の変動はなく、所定のパターンを精度よく
形成することができる。
ーによるレジスト灰化の制御性及び等方的進行性
を利用してエツチング途中でレジストパターンの
エツジを灰化移動させることによつて、電極材料
などの蒸着材料のカバレージを良好にすることが
でき、更にプラズマアツシヤーによるレジスト灰
化のタイミング、灰化量及び場合によつてはその
回数を適宜選定することによつてパターン壁面の
形状を任意にコントロールすることができるとい
う特長がある。なお、電極材料などとの接触面積
は最初のエツチングによつて決まるのでプラズマ
アツシヤーによるレジスト灰化処理によつて該接
触面積の変動はなく、所定のパターンを精度よく
形成することができる。
以下に、本発明方法を更に詳細に説明するため
に、第３図イ〜チを参照して、セルフアライン方
式のバイポーラICのバルク電極窓の製造に本発
明方法を適用した実施例を示す。
に、第３図イ〜チを参照して、セルフアライン方
式のバイポーラICのバルク電極窓の製造に本発
明方法を適用した実施例を示す。
第３図イに示すように、シリコン単結晶基板２
１上に例えば約1000Åの熱酸化膜２２（SiO2）
を形成させ、更にその上に例えば約4000Åの気相
成長酸化膜２３を成長させる。第３図イにおいて
“Ｃ”部はベース領域を示し、“Ｄ”部はコレクタ
―コンタクト領域を示す。
１上に例えば約1000Åの熱酸化膜２２（SiO2）
を形成させ、更にその上に例えば約4000Åの気相
成長酸化膜２３を成長させる。第３図イにおいて
“Ｃ”部はベース領域を示し、“Ｄ”部はコレクタ
―コンタクト領域を示す。
次に、第３図ロに示すように、絶縁膜２３上
に、例えばバルク電極のネガ型レジストパターン
２４（厚さ約7000Å）を形成させる。図におい
て、“Ｅ”部はベース電極部を示し、“Ｆ”部はコ
レクター電極部を示す（もつとも、実際にはベー
ス電極部とコレクター電極部との間の距離はもつ
と長い）。
に、例えばバルク電極のネガ型レジストパターン
２４（厚さ約7000Å）を形成させる。図におい
て、“Ｅ”部はベース電極部を示し、“Ｆ”部はコ
レクター電極部を示す（もつとも、実際にはベー
ス電極部とコレクター電極部との間の距離はもつ
と長い）。
そして、このレジストパターン２４に従つて気
相成長酸化膜２３及び熱酸化膜２２をエツチング
するのであるが、本発明方法では例えば先ず気相
成長酸化膜２３のみをエツチングし熱酸化膜２２
は残して第３図ハの状態とする。かかるエツチン
グ操作は、フツ酸とフツ化アンモニウムの緩衝液
を用いて湿式エツチングすることによつて絶縁膜
２３が等方的に進行して所期のエツチングを行な
わせることができる。このようにしてベース電極
部“Ｅ”には約1000Åの酸化膜が、コレクター電
極部“Ｆ”には約1800Åの熱酸化膜２２がそれぞ
れ残存する。
相成長酸化膜２３及び熱酸化膜２２をエツチング
するのであるが、本発明方法では例えば先ず気相
成長酸化膜２３のみをエツチングし熱酸化膜２２
は残して第３図ハの状態とする。かかるエツチン
グ操作は、フツ酸とフツ化アンモニウムの緩衝液
を用いて湿式エツチングすることによつて絶縁膜
２３が等方的に進行して所期のエツチングを行な
わせることができる。このようにしてベース電極
部“Ｅ”には約1000Åの酸化膜が、コレクター電
極部“Ｆ”には約1800Åの熱酸化膜２２がそれぞ
れ残存する。
気相成長酸化膜２３をエツチングした後、一旦
エツチング操作を中断し、プラズマアツシヤーに
よりレジスト膜２４の一部（第３図ニの点線部）
を約1500Å厚宛灰化させる。かかるプラズマ灰化
は、従来からレジスト除去などに使用されている
一般的なプラズマエツチング技術によることがで
き、例えば、バレル型チヤンバー（8″×18″）を
備えたブラズマ装置で酸素ガスを使用し、真空度
1.0atm、出力150Wで５〜６分間プラズマを発生
せしめることによつて実施することができる。
エツチング操作を中断し、プラズマアツシヤーに
よりレジスト膜２４の一部（第３図ニの点線部）
を約1500Å厚宛灰化させる。かかるプラズマ灰化
は、従来からレジスト除去などに使用されている
一般的なプラズマエツチング技術によることがで
き、例えば、バレル型チヤンバー（8″×18″）を
備えたブラズマ装置で酸素ガスを使用し、真空度
1.0atm、出力150Wで５〜６分間プラズマを発生
せしめることによつて実施することができる。
次に、第３図ホに示すように、ベース電極部
“Ｅ”の熱酸化膜２２（1000Å）をフツ酸とフツ
化アンモニウムの緩衝液によつて湿式エツチング
し、この部分の熱酸化膜２２の厚さを０Åにす
る。この時、コレクター電極部“Ｆ”の熱酸化膜
２２は一部残存し、また気相成長酸化膜２３は熱
酸化膜２２よりエツチング速度が速く通常熱酸化
膜２２が1000Åエツチングされる間に約1400Åエ
ツチングされる（第３図ホ点線部参照）。
“Ｅ”の熱酸化膜２２（1000Å）をフツ酸とフツ
化アンモニウムの緩衝液によつて湿式エツチング
し、この部分の熱酸化膜２２の厚さを０Åにす
る。この時、コレクター電極部“Ｆ”の熱酸化膜
２２は一部残存し、また気相成長酸化膜２３は熱
酸化膜２２よりエツチング速度が速く通常熱酸化
膜２２が1000Åエツチングされる間に約1400Åエ
ツチングされる（第３図ホ点線部参照）。
第３図ホに示すように、ベース電極部“Ｅ”の
熱酸化膜２２がエツチングされた後、再びエツチ
ングを中断して前述のようにしてプラズマアツシ
ヤーによりレジスト膜２４の一部（第３図ヘの点
線部参照）約1500Åを灰化する。然る後、第３図
トに示すように、例えばフツ酸とフツ化アンモニ
ウムの緩衝液を用いてコレクター電極“Ｆ”部に
残存している熱酸化膜２２約800Åをエツチング
し、この膜厚を０Åにする。次いで更に熱酸化膜
分として約500Åほどオーバーエツチングするこ
とによつて、熱酸化膜２２が合計約1300Å、気相
成長酸化膜２３が合計約1800Åエツチングされて
第３図トのような状態になる。なお、第３図トに
おいて点線部はかかる操作によりエツチングされ
た部分を示す。
熱酸化膜２２がエツチングされた後、再びエツチ
ングを中断して前述のようにしてプラズマアツシ
ヤーによりレジスト膜２４の一部（第３図ヘの点
線部参照）約1500Åを灰化する。然る後、第３図
トに示すように、例えばフツ酸とフツ化アンモニ
ウムの緩衝液を用いてコレクター電極“Ｆ”部に
残存している熱酸化膜２２約800Åをエツチング
し、この膜厚を０Åにする。次いで更に熱酸化膜
分として約500Åほどオーバーエツチングするこ
とによつて、熱酸化膜２２が合計約1300Å、気相
成長酸化膜２３が合計約1800Åエツチングされて
第３図トのような状態になる。なお、第３図トに
おいて点線部はかかる操作によりエツチングされ
た部分を示す。
最後に適当なプラズマアツシヤー条件でレジス
ト膜２４を除去することによつて電極窓開工程を
終え、第３図チの状態となり、ベース電極“Ｅ”
及びコレクター電極“Ｆ”の窓開が完了する。な
お、第３図チの“Ｇ”部のベース電極とコレクタ
ー電極との間の距離は実際にはもつと長い。
ト膜２４を除去することによつて電極窓開工程を
終え、第３図チの状態となり、ベース電極“Ｅ”
及びコレクター電極“Ｆ”の窓開が完了する。な
お、第３図チの“Ｇ”部のベース電極とコレクタ
ー電極との間の距離は実際にはもつと長い。
第４図イに示すように、従来方式に従えば、ネ
ガ型レジストパターン形成後、気相成長酸化膜２
３′及び熱酸化膜２２′を連続してエツチングする
ので、例えばベース電極部のパターンエツジ壁面
２５はシヤープな形状となり、かかる形状ではア
ルミニウムなどの電極材料のカバレージ２６は極
めて悪くなる。しかも、従来方式では、形状悪化
を防止するためベース電極のみSiを露出させ、コ
レクター電極上の残存酸化膜は別のマスクを用い
て再度別工程で窓開けをしなければならない。な
お、“Ｈ”はレジストパターンエツジを示す。
ガ型レジストパターン形成後、気相成長酸化膜２
３′及び熱酸化膜２２′を連続してエツチングする
ので、例えばベース電極部のパターンエツジ壁面
２５はシヤープな形状となり、かかる形状ではア
ルミニウムなどの電極材料のカバレージ２６は極
めて悪くなる。しかも、従来方式では、形状悪化
を防止するためベース電極のみSiを露出させ、コ
レクター電極上の残存酸化膜は別のマスクを用い
て再度別工程で窓開けをしなければならない。な
お、“Ｈ”はレジストパターンエツジを示す。
これに対し、本発明に従えば、前述の如く、第
４図ロに示すようにテーパ状のパターンエツジ壁
面２７を得ることができるので良好なカバレージ
のアルミニウム２８を蒸着させることができ、し
かもコレクター電極上までSiを露出させることが
できるので従来法に比較して再度別のマスクを用
いてコレクター電極の窓開けをする必要がないの
で一工程省略することができる。
４図ロに示すようにテーパ状のパターンエツジ壁
面２７を得ることができるので良好なカバレージ
のアルミニウム２８を蒸着させることができ、し
かもコレクター電極上までSiを露出させることが
できるので従来法に比較して再度別のマスクを用
いてコレクター電極の窓開けをする必要がないの
で一工程省略することができる。
第１図イ，ロ及びハは従来の半導体装置の製造
方法を模式的に説明するための説明図である。第
２図イ，ロ，ハ及びニは本発明に従つた半導体装
置の製造方法を模式的に説明するための説明図で
ある。第３図イ，ロ，ハ，ニ，ホ，ヘ，ト及びチ
図は本発明に従つてセルフアライン方式のバイポ
ーラICのバルク電極窓を設ける際の状態を示す
ための説明用断面図である。第４図イは、従来方
法に従つて窓開けしたパターンエツジ壁面の状態
及びこれにアルミニウムを蒸着した場合の蒸着膜
を模式的に示した説明図である。第４図ロは、本
発明方法に従つて窓開けしたパターンエツジ壁面
の状態及びこれにアルミニウムを蒸着した場合の
蒸着膜を模式的に示した説明図である。 １１，１４……基板、１２，１５……レジスト
膜、１３，１６……電極材料、２１……シリコン
単結晶基板、２２，２２′……熱酸化膜、２３，
２３′……気相成長酸化膜、２４……レジストパ
ターン、２５，２７……パターンエツジ壁面、２
６，２８……アルミニウム蒸着膜、Ｅ……ベース
電極部、Ｆ……コレクター電極部。
方法を模式的に説明するための説明図である。第
２図イ，ロ，ハ及びニは本発明に従つた半導体装
置の製造方法を模式的に説明するための説明図で
ある。第３図イ，ロ，ハ，ニ，ホ，ヘ，ト及びチ
図は本発明に従つてセルフアライン方式のバイポ
ーラICのバルク電極窓を設ける際の状態を示す
ための説明用断面図である。第４図イは、従来方
法に従つて窓開けしたパターンエツジ壁面の状態
及びこれにアルミニウムを蒸着した場合の蒸着膜
を模式的に示した説明図である。第４図ロは、本
発明方法に従つて窓開けしたパターンエツジ壁面
の状態及びこれにアルミニウムを蒸着した場合の
蒸着膜を模式的に示した説明図である。 １１，１４……基板、１２，１５……レジスト
膜、１３，１６……電極材料、２１……シリコン
単結晶基板、２２，２２′……熱酸化膜、２３，
２３′……気相成長酸化膜、２４……レジストパ
ターン、２５，２７……パターンエツジ壁面、２
６，２８……アルミニウム蒸着膜、Ｅ……ベース
電極部、Ｆ……コレクター電極部。
Claims (1)
- 【特許請求の範囲】 １ 表面に各々厚さの異なる熱酸化膜が形成され
たシリコン半導体基板上に気相成長酸化膜を形成
する工程と、 該基板上にレジストパターンを形成する工程
と、 該レジストパターンをマスクに該気相成長酸化
膜を湿式エツチングする工程と、 プラズマアツシヤーによりレジスト膜の一部を
灰化させレジストパターンのエツジを灰化移動さ
せる工程と、 該エツジを灰化移動させたレジストパターンを
マスクに熱酸化膜が厚い膜厚に形成された領域上
の熱酸化膜は残り、薄い膜厚に形成された領域上
の熱酸化膜は除去されるように、該熱酸化膜を湿
式エツチングする工程と、 プラズマアツシヤーによりレジスト膜の一部を
灰化させレジストパターンのエツジを灰化移動さ
せる工程と、 該エツジを灰化移動させたレジストパターンを
マスクに熱酸化膜が厚い膜厚に形成された領域上
に残存する熱酸化膜を湿式エツチングして電極窓
開する工程と、 レジスト膜を除去する工程と、 基板上に電極材料被膜を形成する工程とを有す
ることを特徴とする半導体装置の製造方法。 ２ 熱酸化膜が厚い膜厚に形成された領域にコレ
クタ電極を形成し、熱酸化膜が薄い膜厚に形成さ
れた領域にベース電極を形成する、セルフアライ
ン方式でバルク電極窓を形成することを特徴とす
る特許請求の範囲第１項記載の半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16915879A JPS5693319A (en) | 1979-12-27 | 1979-12-27 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16915879A JPS5693319A (en) | 1979-12-27 | 1979-12-27 | Manufacture of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5693319A JPS5693319A (en) | 1981-07-28 |
| JPH0117249B2 true JPH0117249B2 (ja) | 1989-03-29 |
Family
ID=15881349
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16915879A Granted JPS5693319A (en) | 1979-12-27 | 1979-12-27 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5693319A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63124527A (ja) * | 1986-11-14 | 1988-05-28 | Nec Corp | 半導体装置の製造方法 |
| US5316616A (en) * | 1988-02-09 | 1994-05-31 | Fujitsu Limited | Dry etching with hydrogen bromide or bromine |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54105476A (en) * | 1978-02-06 | 1979-08-18 | Sony Corp | Manufacture of semiconductor device |
-
1979
- 1979-12-27 JP JP16915879A patent/JPS5693319A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5693319A (en) | 1981-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08306672A (ja) | 垂直側壁を形成する方法 | |
| JPH0983029A (ja) | 薄膜圧電素子の製造方法 | |
| US5857885A (en) | Methods of forming field emission devices with self-aligned gate structure | |
| JPH0117249B2 (ja) | ||
| JPH0582636A (ja) | 反応性イオン・エツチング用緩衝マスク | |
| JPS5812732B2 (ja) | 半導体装置の製法 | |
| JPH0594765A (ja) | パターニング方法 | |
| JPH0410739B2 (ja) | ||
| JP2811755B2 (ja) | 微小真空三極管の製造方法 | |
| JPH079930B2 (ja) | 半導体装置の製造方法 | |
| KR0159409B1 (ko) | 평탄화 방법 | |
| JPH02192768A (ja) | 半導体装置の製造方法 | |
| JPH057863B2 (ja) | ||
| JPH03227026A (ja) | 半導体装置の製造方法 | |
| JPH0682641B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH08288480A (ja) | シリコン量子ドットの製造方法 | |
| JPH0719531B2 (ja) | 微小真空三極管の製造方法 | |
| JPS643337B2 (ja) | ||
| JP2534304B2 (ja) | Ｒｉｂｅによるエッチドミラ―の形成方法 | |
| JPH07114193B2 (ja) | 微細パタ−ンの形成方法 | |
| JPH07114109B2 (ja) | プレーナ型冷陰極の製造方法 | |
| JPH05299439A (ja) | 化合物半導体装置の製造方法 | |
| JPS6077460A (ja) | 半導体装置の製造方法 | |
| JPH0794104A (ja) | マイクロ真空増幅素子及びその製造方法 | |
| JPH05121316A (ja) | 半導体装置の製造方法 |