JPH01173632A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01173632A JPH01173632A JP62329459A JP32945987A JPH01173632A JP H01173632 A JPH01173632 A JP H01173632A JP 62329459 A JP62329459 A JP 62329459A JP 32945987 A JP32945987 A JP 32945987A JP H01173632 A JPH01173632 A JP H01173632A
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide film
- oxidation
- pad oxide
- field oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野コ
この発明は高集積化が可能な素子間分離を実現する半導
体装置の製造方法に関するものである。
体装置の製造方法に関するものである。
［従来の技術］
従来のＭＯ３型半導体装置における選択酸化法による素
子間分離を説明する断面図を第２図（ａ）〜（Ｃ）に示
す。第２図（ａ）において、１はシリコン単結晶半導体
基板であり、２はこの半導体基板１上に形成されたパッ
ド酸化膜、３はパッド酸化膜２の上にＣＶＤ （化学的
気相成長）法により形成された窒化シリコン膜である。
子間分離を説明する断面図を第２図（ａ）〜（Ｃ）に示
す。第２図（ａ）において、１はシリコン単結晶半導体
基板であり、２はこの半導体基板１上に形成されたパッ
ド酸化膜、３はパッド酸化膜２の上にＣＶＤ （化学的
気相成長）法により形成された窒化シリコン膜である。
第２図（ａ）の状態の基板１を第２図（ｂ）に示すよう
にアクティブ領域となる所のみに窒化シリコン膜３を残
し、エツチングする。そして残った窒化シリコン膜３を
マスクとしてボロンのイオン注入によりチャネルストッ
プ層４を形成する。
にアクティブ領域となる所のみに窒化シリコン膜３を残
し、エツチングする。そして残った窒化シリコン膜３を
マスクとしてボロンのイオン注入によりチャネルストッ
プ層４を形成する。
その後、第２図（Ｃ）のようにパターニングされた窒化
シリコン膜３をマスクにして、ウェット酸素雰囲気でシ
リコンを熱酸化し、膜厚３００〜１１０００ｎのフィー
ルド酸化膜５を形成する。なお、１１はアクティブ領域
、１２はフィールド領域である。
シリコン膜３をマスクにして、ウェット酸素雰囲気でシ
リコンを熱酸化し、膜厚３００〜１１０００ｎのフィー
ルド酸化膜５を形成する。なお、１１はアクティブ領域
、１２はフィールド領域である。
［発明が解決しようとする問題点］
しかしながら、上記のような従来の方法で、素子間分離
領域を形成すると、窒化シリコン膜の下に酸化膜が侵入
し、第２図（Ｃ）に示すように、バーズビーク２１と呼
ばれる部分が生じる為、仮に２−のホトマスクを使用し
ても、仕上りフィールド幅は３〜４ＩＪｍにもなってし
まい、微細化に対して大きな障害となる問題があった。
領域を形成すると、窒化シリコン膜の下に酸化膜が侵入
し、第２図（Ｃ）に示すように、バーズビーク２１と呼
ばれる部分が生じる為、仮に２−のホトマスクを使用し
ても、仕上りフィールド幅は３〜４ＩＪｍにもなってし
まい、微細化に対して大きな障害となる問題があった。
この発明は、上記の問題点を解決するためになされたも
ので、従来の選択酸化法による素子間分離での窒化シリ
コン膜下へのバーズビーク侵入の問題点を除去し、微細
化に有利な半導体装置の製造方法を提供することを目的
とするものである。
ので、従来の選択酸化法による素子間分離での窒化シリ
コン膜下へのバーズビーク侵入の問題点を除去し、微細
化に有利な半導体装置の製造方法を提供することを目的
とするものである。
［問題点を解決するための手段］
この発明に係る半導体装置の製造方法は、単結晶シリコ
ン基板上にパッド酸化膜、耐酸化膜を形成し、これをバ
ターニングした後、これらの膜をマスクとして、シリコ
ンをウェット酸素雰囲気で熱酸化して、フィールド酸化
膜を形成した後、この一部をエツチングし、次に、全面
にポリシリコン膜を形成し、再度、熱酸化して、フィー
ルド酸化膜を形成するようにしたものである。
ン基板上にパッド酸化膜、耐酸化膜を形成し、これをバ
ターニングした後、これらの膜をマスクとして、シリコ
ンをウェット酸素雰囲気で熱酸化して、フィールド酸化
膜を形成した後、この一部をエツチングし、次に、全面
にポリシリコン膜を形成し、再度、熱酸化して、フィー
ルド酸化膜を形成するようにしたものである。
［実施例］
以下、この発明の素子分離形成方法の一実施例を第１図
の■〜■に示す製造工程断面説明図の順にしたがって説
明する。
の■〜■に示す製造工程断面説明図の順にしたがって説
明する。
■ ｌｏｔはシリコン単結晶半導体基板（以下基板と略
称する）であり、まず、この基板１０１を熱酸化して、
その表面上に１００人程程度パッド酸化膜１０２を形成
する。次にそのパッド酸化膜１０２上にＣＶＤ （化学
的気相成長）法などにより、１０００〜２０００人程度
の耐酸化膜程度わち窒化シリコン膜１０３を形成し、さ
らにその上にフォトレジスト膜１０４を形成する。
称する）であり、まず、この基板１０１を熱酸化して、
その表面上に１００人程程度パッド酸化膜１０２を形成
する。次にそのパッド酸化膜１０２上にＣＶＤ （化学
的気相成長）法などにより、１０００〜２０００人程度
の耐酸化膜程度わち窒化シリコン膜１０３を形成し、さ
らにその上にフォトレジスト膜１０４を形成する。
■ ■の状態の基板１０１のフォトレジスト膜１０４を
感光させ、アクティブ領域２０１を残し、フィールド領
域２０２のフォトレジスト膜１０４、及び窒化シリコン
膜１０３、及びパッド酸化膜１０２をエツチングし、パ
ターニングされた窒化シリコン膜１０３をマスクとして
、ボロンのイオン注入などによりＰ＋９のチャネル・ス
トップ層１０５を形成する。
感光させ、アクティブ領域２０１を残し、フィールド領
域２０２のフォトレジスト膜１０４、及び窒化シリコン
膜１０３、及びパッド酸化膜１０２をエツチングし、パ
ターニングされた窒化シリコン膜１０３をマスクとして
、ボロンのイオン注入などによりＰ＋９のチャネル・ス
トップ層１０５を形成する。
■ ■の工程でパターニングされた窒化シリコン膜１０
３をマスクにして、ウェット酸素雰囲気でシリコンを熱
酸化し、膜厚２０００〜３０００人程度の比較的薄程度
ィールド酸化膜１０８を形成する。
３をマスクにして、ウェット酸素雰囲気でシリコンを熱
酸化し、膜厚２０００〜３０００人程度の比較的薄程度
ィールド酸化膜１０８を形成する。
■ ■の工程ののち、このフィールド酸化膜１０ＢをＨ
Ｆ等の溶液を用いて、１０００〜１５００人程度ウェッ
ト・程度チングし、フィールド酸化膜１０Ｂを約半分の
膜厚にするとともに、パッド酸化膜１０２を側面が露出
する様にする。
Ｆ等の溶液を用いて、１０００〜１５００人程度ウェッ
ト・程度チングし、フィールド酸化膜１０Ｂを約半分の
膜厚にするとともに、パッド酸化膜１０２を側面が露出
する様にする。
■ ついで、全面に５００人程程度薄いポリシリコン膜
１０７をＣＶＤ （化学的気相成長）法などにより形成
する。
１０７をＣＶＤ （化学的気相成長）法などにより形成
する。
■ ■の状態で再びウェット酸素雰囲気で熱酸化し、５
０００〜１００００人程度のフィールド程度膜１０８を
形成する。
０００〜１００００人程度のフィールド程度膜１０８を
形成する。
■ その後、ウェット・エツチングにより、窒化シリコ
ン膜上の酸化膜１０９、及び窒化シリコン膜１０３、及
びパッド酸化膜１０２を除去する。この工程により、ｐ
中型チャネルストップ層１０５の上にバーズビーク２１
（第２図参照）の小さいフィールド酸化膜１０８が形成
されるとともに、アクティブ領域２０１に基板１０１の
下地が露出される。
ン膜上の酸化膜１０９、及び窒化シリコン膜１０３、及
びパッド酸化膜１０２を除去する。この工程により、ｐ
中型チャネルストップ層１０５の上にバーズビーク２１
（第２図参照）の小さいフィールド酸化膜１０８が形成
されるとともに、アクティブ領域２０１に基板１０１の
下地が露出される。
以後の工程は図示しないが、通常の技術を用い、アクテ
ィブ領域２０１にトランジスタを形成し、絶縁膜、配線
、保護膜等を施し、半導体装置の製造工程を完了する。
ィブ領域２０１にトランジスタを形成し、絶縁膜、配線
、保護膜等を施し、半導体装置の製造工程を完了する。
なお、上記実施例においては、チャネル・ストップ層は
ｐ中型のものについて説明したが、に型チャネル・スト
ップ層の場合にも同様の方法が適用できることはいうま
でもない。
ｐ中型のものについて説明したが、に型チャネル・スト
ップ層の場合にも同様の方法が適用できることはいうま
でもない。
［発明の効果］
以上のように、この発明の製造方法によれば、フィール
ド酸化を２回に分け、−度に急激な酸化をしないこと、
それによりパッド酸化膜を薄くできること、また、バタ
ーニングされたパッド酸化膜側壁をポリシリコン膜で覆
うために、ポリシリコンが、酸素の拡散防止膜として働
くとともに、ポリシリコン膜を形成しない場合に比して
、少ない時間で、より厚いフィールド酸化膜を形成でき
ることから、従来の選択酸化法で、微細化の大きな障害
となっていたバーズビークの侵入が抑制される。したが
って、この発明は装置の微細化に対して有利な素子間分
離を実現させるものであり、ＭＯ８型高集積回路装置の
製造方法に有効的に適用できる効果がある。
ド酸化を２回に分け、−度に急激な酸化をしないこと、
それによりパッド酸化膜を薄くできること、また、バタ
ーニングされたパッド酸化膜側壁をポリシリコン膜で覆
うために、ポリシリコンが、酸素の拡散防止膜として働
くとともに、ポリシリコン膜を形成しない場合に比して
、少ない時間で、より厚いフィールド酸化膜を形成でき
ることから、従来の選択酸化法で、微細化の大きな障害
となっていたバーズビークの侵入が抑制される。したが
って、この発明は装置の微細化に対して有利な素子間分
離を実現させるものであり、ＭＯ８型高集積回路装置の
製造方法に有効的に適用できる効果がある。
第１図■〜■はこの発明の方法による素子分離形成方法
の一実施例を示す製造工程説明図、第２図（ａ）〜（ｃ
）は従来の方法による素子分離形成方法の説明図である
。 図において、ｌｏｔは基板、１０２はパッド酸化膜、１
０３は窒化シリコン膜、１０４はフォトレジスト膜、１
０５はｐ中型チャネルストップ層、１０６は薄いフィー
ルド酸化膜、１０７はポリシリコン膜、１０８はフィー
ルド酸化膜、１０９はシリコン酸化膜、２０１はアクテ
ィブ領域、２０２はフィールド領域、１は基板、２はパ
ッド酸化膜、３は窒化シリコン膜、４はチャネルストッ
プ層、５はフィールド酸化膜、１１はアクティブ領域、
１２はフィールド領域、２１はバーズビークである。
の一実施例を示す製造工程説明図、第２図（ａ）〜（ｃ
）は従来の方法による素子分離形成方法の説明図である
。 図において、ｌｏｔは基板、１０２はパッド酸化膜、１
０３は窒化シリコン膜、１０４はフォトレジスト膜、１
０５はｐ中型チャネルストップ層、１０６は薄いフィー
ルド酸化膜、１０７はポリシリコン膜、１０８はフィー
ルド酸化膜、１０９はシリコン酸化膜、２０１はアクテ
ィブ領域、２０２はフィールド領域、１は基板、２はパ
ッド酸化膜、３は窒化シリコン膜、４はチャネルストッ
プ層、５はフィールド酸化膜、１１はアクティブ領域、
１２はフィールド領域、２１はバーズビークである。
Claims (1)
- アクティブ領域上にパッド酸化膜、耐酸化膜を基板上
に順次選択的に形成する工程と、上記耐酸化膜をマスク
として熱酸化により前記シリコン基板を酸化してフィー
ルド酸化膜を形成する工程と、このフィールド酸化膜を
上記パッド酸化膜が露出するまでエッチングする工程と
、その後全面にポリシリコン膜を形成する工程と、この
ポリシリコン膜を熱酸化し厚いフィールド酸化膜を形成
する工程とを具備することを特徴とする半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62329459A JPH01173632A (ja) | 1987-12-28 | 1987-12-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62329459A JPH01173632A (ja) | 1987-12-28 | 1987-12-28 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01173632A true JPH01173632A (ja) | 1989-07-10 |
Family
ID=18221613
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62329459A Pending JPH01173632A (ja) | 1987-12-28 | 1987-12-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01173632A (ja) |
-
1987
- 1987-12-28 JP JP62329459A patent/JPH01173632A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5369052A (en) | Method of forming dual field oxide isolation | |
| JPH03145730A (ja) | 集積回路半導体デバイスの製造方法 | |
| JPH0516173B2 (ja) | ||
| JPH02222160A (ja) | 半導体装置の製造方法 | |
| JPS6242382B2 (ja) | ||
| JPH05283519A (ja) | 半導体装置の製造方法 | |
| JPS63152125A (ja) | ＳｉＣ単結晶のエツチング方法 | |
| JP2786259B2 (ja) | 半導体素子の製造方法 | |
| JPS5933271B2 (ja) | 半導体装置の製造方法 | |
| JPH1154499A (ja) | 半導体装置の製造方法 | |
| JPH0316150A (ja) | 半導体素子の製造方法 | |
| JPH088262A (ja) | 半導体装置の製造方法 | |
| JPS62104078A (ja) | 半導体集積回路装置の製造方法 | |
| JPH01125845A (ja) | 半導体装置の素子分離方法 | |
| JPH04177729A (ja) | 半導体素子の製造方法 | |
| JPH0463432A (ja) | 半導体装置の製造方法 | |
| JPS62131538A (ja) | 半導体装置の製造方法 | |
| JPH0217931B2 (ja) | ||
| JPH04309226A (ja) | 半導体装置の製造方法 | |
| JPS62291941A (ja) | 半導体装置における素子間分離方法 | |
| JPH03159240A (ja) | 半導体装置の製造方法 | |
| JPS63240044A (ja) | 半導体装置の製造方法 | |
| JPS6324635A (ja) | 半導体装置の製造方法 | |
| JPS59177941A (ja) | 素子分離領域の製造方法 | |
| JPH01223741A (ja) | 半導体装置及びその製造方法 |