JPH01223741A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH01223741A JPH01223741A JP63050054A JP5005488A JPH01223741A JP H01223741 A JPH01223741 A JP H01223741A JP 63050054 A JP63050054 A JP 63050054A JP 5005488 A JP5005488 A JP 5005488A JP H01223741 A JPH01223741 A JP H01223741A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- approximately
- silicon
- films
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置及びその製造法に関し、特にＭＯＳ
型集積回路及びその製造方法に関する。
型集積回路及びその製造方法に関する。
従来のＭＯＳ型集積回路では第２図に示すように、素子
間に選択酸化法により膜厚の厚い素子分離酸化膜６Ａを
形成し、更にトランジスタの外周に沿って、素子分離酸
化膜６Ａ下のＰ型シリコン基板１中に、Ｐ型の不純物拡
散層（以後チャネル・ストッパーと称す）９を形成する
ことによって、素子間の電気的分離を行っていた。
間に選択酸化法により膜厚の厚い素子分離酸化膜６Ａを
形成し、更にトランジスタの外周に沿って、素子分離酸
化膜６Ａ下のＰ型シリコン基板１中に、Ｐ型の不純物拡
散層（以後チャネル・ストッパーと称す）９を形成する
ことによって、素子間の電気的分離を行っていた。
選択酸化法により素子分離酸化膜６Ａを形成するには、
厚い酸化膜を形成する際に生じる半導体基板への応力を
緩和する為に、まず薄い酸化膜２をＰ型シリコン基板１
上に形成する０次に、その上にシリコン窒化膜３を形成
しパターニングする。次に全体を酸化状態に置くことに
よって、シリコン窒化膜３の無い所にのみに厚い素子分
離酸化膜６Ａを形成していた。
厚い酸化膜を形成する際に生じる半導体基板への応力を
緩和する為に、まず薄い酸化膜２をＰ型シリコン基板１
上に形成する０次に、その上にシリコン窒化膜３を形成
しパターニングする。次に全体を酸化状態に置くことに
よって、シリコン窒化膜３の無い所にのみに厚い素子分
離酸化膜６Ａを形成していた。
上述した従来のＭＯＳ型集積回路では、素子間の電気的
な分離の効果を、素子間に形成した厚い素子分離酸化Ｍ
６Ａの幅と、この素子分離酸化膜６Ａ下に形成したチャ
ネル・ストッパー９とによ゛って得ていた。
な分離の効果を、素子間に形成した厚い素子分離酸化Ｍ
６Ａの幅と、この素子分離酸化膜６Ａ下に形成したチャ
ネル・ストッパー９とによ゛って得ていた。
しかしながら、選択酸化法により素子分離酸化膜６Ａを
形成する場合、マスクのシリコン窒化膜３の下へも酸化
が進みいわゆるバーズビークが生じる。このなめ素子形
成領域が狭くなり、素子の集積化が妨げられ、且つ素子
寸法の制御性が悪くなるという欠点がある。
形成する場合、マスクのシリコン窒化膜３の下へも酸化
が進みいわゆるバーズビークが生じる。このなめ素子形
成領域が狭くなり、素子の集積化が妨げられ、且つ素子
寸法の制御性が悪くなるという欠点がある。
本発明の半導体装置は、素子分離酸化膜を有する半導体
装置であって、前記素子分離酸化膜は半導体基板に設け
られた渦中に形成されているものである。
装置であって、前記素子分離酸化膜は半導体基板に設け
られた渦中に形成されているものである。
また、本発明の半導体装置の製造方法は、半導体基板上
に酸化膜と窒化膜とを順次形成する工程と、前記窒化膜
をパターニングし素子形成領域上にのみ残す工程と、残
された窒化膜の外周に沿って前記酸化膜を除去し前記半
導体基板に溝を形成したのち酸化し溝中に素子分Ｎ酸化
膜を形成する工程とを含んで構成される。
に酸化膜と窒化膜とを順次形成する工程と、前記窒化膜
をパターニングし素子形成領域上にのみ残す工程と、残
された窒化膜の外周に沿って前記酸化膜を除去し前記半
導体基板に溝を形成したのち酸化し溝中に素子分Ｎ酸化
膜を形成する工程とを含んで構成される。
次に、本発明について図面を参照して説明する。
第１図（ａ）〜（ｄ）は本発明の一実施例を説明するた
めの工程順に示した半導体チップの断面図である。
めの工程順に示した半導体チップの断面図である。
先ず、第１図（ａ）に示す通り、Ｐ型シリコン基板上１
に薄い酸化膜２を形成し、更にその上にシリコン窒化膜
３を形成したのち、このシリコン窒化膜３をフォト・リ
ソグラフィによりパターニングし、素子形成領土にのみ
残す。
に薄い酸化膜２を形成し、更にその上にシリコン窒化膜
３を形成したのち、このシリコン窒化膜３をフォト・リ
ソグラフィによりパターニングし、素子形成領土にのみ
残す。
次に第１図（ｂ）に示すように、フォトレジスト膜４か
らなるマスクを形成したのち異方性エツチングを行い、
シリコン窒化膜３眉囲の酸化膜を除きシリコン基板に深
さ約２μｍ、幅約３０００人の溝５を形成する。
らなるマスクを形成したのち異方性エツチングを行い、
シリコン窒化膜３眉囲の酸化膜を除きシリコン基板に深
さ約２μｍ、幅約３０００人の溝５を形成する。
次に第１図（Ｃ）に示すように、フォトレジスト膜４を
除去したのち全体を酸化状態に置く。シリコン結晶を酸
化すると、酸化膜層はシリコン結晶中へ膜厚の４５％程
度くい込み、残り５５％程度分盛り上るので、シリコン
基板の溝５はシリコン酸化物で満たされて素子分離酸化
膜６が形成される。
除去したのち全体を酸化状態に置く。シリコン結晶を酸
化すると、酸化膜層はシリコン結晶中へ膜厚の４５％程
度くい込み、残り５５％程度分盛り上るので、シリコン
基板の溝５はシリコン酸化物で満たされて素子分離酸化
膜６が形成される。
以下第１図（ｄ）に示すように、ゲート電極７を形成し
たのちＮ型不純物をイオン注入しソース・ドレイン拡散
Ｎ８を形成する。
たのちＮ型不純物をイオン注入しソース・ドレイン拡散
Ｎ８を形成する。
従来の製造法では、マスクとしてのシリコン窒化膜への
、酸化膜のくい込みが、幅１μｍの素子分離酸化膜に対
して１．５μｍ以上生じていた。
、酸化膜のくい込みが、幅１μｍの素子分離酸化膜に対
して１．５μｍ以上生じていた。
その為、トランジスタ間の素子分離領域の幅を４μｍ以
下にすることは困難であった。
下にすることは困難であった。
しかしながら、上記実施例によれば、素子間に深さ方向
の寸法が２μｍ程度で、幅が３０００人程度０溝５を形
成し、酸化することにより、幅５０００人程度０素子分
離酸化膜６が形成できるため、素子の集積化が著しく向
上する。
の寸法が２μｍ程度で、幅が３０００人程度０溝５を形
成し、酸化することにより、幅５０００人程度０素子分
離酸化膜６が形成できるため、素子の集積化が著しく向
上する。
尚、上記実施例において、溝５の底面にＰ型不純物を導
入し、素子分ＩＩＩ！酸化膜６下にチャネル・ストッパ
ーを設けてもよい。
入し、素子分ＩＩＩ！酸化膜６下にチャネル・ストッパ
ーを設けてもよい。
以上説明したように本発明は、半導体装置の素子分離酸
化膜を半導体基板に設けた溝中に形成することにより、
素子の集積化を向上させることができるという効果があ
る。
化膜を半導体基板に設けた溝中に形成することにより、
素子の集積化を向上させることができるという効果があ
る。
第１図（ａ）〜（ｄ）は、本発明の一実施例を説明する
ための工程順に示した半導体チップの断面図、第２図は
従来の半導体装置の製造方法を説明するための半導体チ
ップの断面図である。 １・・・Ｐ型シリコン基板、２・・・酸化膜、３・・・
シリコン窒化膜、４・・・フォトレジスト膜、５・・・
溝、６．６Ａ・・・素子分離酸化膜、７・・・ゲート電
極、８・・・ソース・ドレイン拡散層、９・・・チャネ
ル・ストッパー。
ための工程順に示した半導体チップの断面図、第２図は
従来の半導体装置の製造方法を説明するための半導体チ
ップの断面図である。 １・・・Ｐ型シリコン基板、２・・・酸化膜、３・・・
シリコン窒化膜、４・・・フォトレジスト膜、５・・・
溝、６．６Ａ・・・素子分離酸化膜、７・・・ゲート電
極、８・・・ソース・ドレイン拡散層、９・・・チャネ
ル・ストッパー。
Claims (2)
- （１）素子分離酸化膜を有する半導体装置において、前
記素子分離酸化膜は半導体基板に設けられた溝中に形成
されていることを特徴とする半導体装置。 - （２）半導体基板上に酸化膜と窒化膜とを順次形成する
工程と、前記窒化膜をパターニングし素子形成領域上に
のみ残す工程と、残された窒化膜の外周に沿って前記酸
化膜を除去し前記半導体基板に溝を形成したのち酸化し
溝中に素子分離酸化膜を形成する工程とを含むことを特
徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63050054A JPH01223741A (ja) | 1988-03-02 | 1988-03-02 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63050054A JPH01223741A (ja) | 1988-03-02 | 1988-03-02 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01223741A true JPH01223741A (ja) | 1989-09-06 |
Family
ID=12848284
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63050054A Pending JPH01223741A (ja) | 1988-03-02 | 1988-03-02 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01223741A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6867085B2 (en) | 1996-08-13 | 2005-03-15 | Semiconductor Energy Laboratory Co., Ltd. | Insulated gate semiconductor device and method of manufacturing the same |
| US6891761B2 (en) | 2001-11-26 | 2005-05-10 | Renesas Technology Corp. | Semiconductor device and manufacturing method |
-
1988
- 1988-03-02 JP JP63050054A patent/JPH01223741A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6867085B2 (en) | 1996-08-13 | 2005-03-15 | Semiconductor Energy Laboratory Co., Ltd. | Insulated gate semiconductor device and method of manufacturing the same |
| US6891761B2 (en) | 2001-11-26 | 2005-05-10 | Renesas Technology Corp. | Semiconductor device and manufacturing method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0575117A (ja) | 半導体装置及びその製造方法 | |
| JPS6242382B2 (ja) | ||
| JPH01223741A (ja) | 半導体装置及びその製造方法 | |
| JPS59204252A (ja) | 半導体集積回路の製造方法 | |
| JPH0864810A (ja) | 縦型ｍｏｓ ｆｅｔの製造方法 | |
| JPH03262154A (ja) | ＢｉＣＭＯＳ型半導体集積回路の製造方法 | |
| JPS6244862B2 (ja) | ||
| JP2658027B2 (ja) | 半導体装置の製造方法 | |
| KR100382551B1 (ko) | 반도체 소자의 이중 딥 트렌치 형성 방법 | |
| JP2594121B2 (ja) | 半導体装置の製造方法 | |
| JP3850933B2 (ja) | 半導体装置の製造方法 | |
| JPH03136348A (ja) | 不揮発性メモリ素子の製造方法 | |
| JPS59124767A (ja) | 半導体・集積回路装置の製造方法 | |
| JPS59177940A (ja) | 素子分離領域の製造方法 | |
| JPH02119137A (ja) | 半導体装置の製造方法 | |
| JPH07120754B2 (ja) | 半導体装置の製造方法 | |
| JPH0358471A (ja) | 半導体装置の製造方法 | |
| JPH0214788B2 (ja) | ||
| JPS63144543A (ja) | 半導体素子間分離領域の形成方法 | |
| JPS6126223B2 (ja) | ||
| JPH02119239A (ja) | 半導体装置の製造方法 | |
| JPS63240044A (ja) | 半導体装置の製造方法 | |
| JPH10150187A (ja) | 半導体装置の製造方法 | |
| JPS6345860A (ja) | 半導体装置の製造方法 | |
| JPH01293533A (ja) | 半導体装置の製造方法 |