JPH01173733A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01173733A JPH01173733A JP62332018A JP33201887A JPH01173733A JP H01173733 A JPH01173733 A JP H01173733A JP 62332018 A JP62332018 A JP 62332018A JP 33201887 A JP33201887 A JP 33201887A JP H01173733 A JPH01173733 A JP H01173733A
- Authority
- JP
- Japan
- Prior art keywords
- insulating resin
- electrodes
- insulating
- resin
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
- H10W72/01251—Changing the shapes of bumps
- H10W72/01255—Changing the shapes of bumps by using masks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体装置、特に狭ピッチ、多端子の半導体装
置の製造方法に関するものである。
置の製造方法に関するものである。
従来の技術
多端子、狭ピッチ化が進む半導体素子の電極を絶縁性基
板の導体配線に一括接合する実装方法としてマイクロバ
ンプボンディング実装技術がある。
板の導体配線に一括接合する実装方法としてマイクロバ
ンプボンディング実装技術がある。
この実装方法の１実施例を第４図に示した。まず第４図
ａに示した様に半導体素子２の電極１を有する側に熱硬
化性の絶縁性樹脂３をデイスペンサー等で塗布する。つ
いで第４図すに示した様に絶縁性基板４の導体配線６′
ｆ：有する面が半導体素子２の電極１と向かい合う様に
して絶縁性基板４を熱硬化性の絶縁性樹脂３の上から半
導体素子２に載せ、絶縁性基板４の配線電極６と半導体
素子２の電極１とを位置合わせする。次に第４図Ｃに示
した様に、加圧治具６を用いて半導体素子２と絶縁性基
板４を加圧し、半導体素子２の電極１と絶縁性基板４の
配線電極６とを圧接する。この状態のまま加熱し、熱硬
化性の絶縁性樹脂を硬化させる。硬化終了後は加圧を取
り去る。この際、半導体素子２の電極１は絶縁性基板１
の配線電極６に、熱硬化性の絶縁性樹脂３の硬化によっ
て生じる収縮応力により圧接されており、加圧を取り去
っても、両者の電気的接続は保たれる。
ａに示した様に半導体素子２の電極１を有する側に熱硬
化性の絶縁性樹脂３をデイスペンサー等で塗布する。つ
いで第４図すに示した様に絶縁性基板４の導体配線６′
ｆ：有する面が半導体素子２の電極１と向かい合う様に
して絶縁性基板４を熱硬化性の絶縁性樹脂３の上から半
導体素子２に載せ、絶縁性基板４の配線電極６と半導体
素子２の電極１とを位置合わせする。次に第４図Ｃに示
した様に、加圧治具６を用いて半導体素子２と絶縁性基
板４を加圧し、半導体素子２の電極１と絶縁性基板４の
配線電極６とを圧接する。この状態のまま加熱し、熱硬
化性の絶縁性樹脂を硬化させる。硬化終了後は加圧を取
り去る。この際、半導体素子２の電極１は絶縁性基板１
の配線電極６に、熱硬化性の絶縁性樹脂３の硬化によっ
て生じる収縮応力により圧接されており、加圧を取り去
っても、両者の電気的接続は保たれる。
第６図に半導体素子１２に突起電極１１を形成させる方
法を示した。まず第４図ａに示す様に半導体ウェハー１
４に光硬化性の絶縁性樹脂１６をスピンナー等を使って
均一に塗布する。ついでフォ） ＩＪソ技術に用いて、
第４図すに示す様に突起電極１１を形成させる部分（開
孔部絶縁性樹脂１６）以外の絶縁性樹脂（レジスト部絶
縁性樹脂１３）のみにＵＶ線を照射して、レジスト部絶
縁性樹脂１３を硬化させる。
法を示した。まず第４図ａに示す様に半導体ウェハー１
４に光硬化性の絶縁性樹脂１６をスピンナー等を使って
均一に塗布する。ついでフォ） ＩＪソ技術に用いて、
第４図すに示す様に突起電極１１を形成させる部分（開
孔部絶縁性樹脂１６）以外の絶縁性樹脂（レジスト部絶
縁性樹脂１３）のみにＵＶ線を照射して、レジスト部絶
縁性樹脂１３を硬化させる。
次に、第６図Ｃに示す様に開孔部絶縁性樹脂１５のみを
溶剤を用いて溶出させ、開孔部１７を形成させる。つい
で半導体ウエノ・−１４ごと絶縁性樹脂１３のベーキン
グを行った後、これをレジスト皮膜として用いて電気メ
ツキ法等により第５図ｄに示した様な突起電極１１全形
成させる。突起電極を形成させた後は、第６図ｅに示し
た様に溶剤を用いて、残りの未硬化の絶縁性樹脂１６を
完全り取り除く。最後に半導体ウエノ・−１４のダイシ
ングを行い、半導体ウェハーを第６図ｒに示した様な半
導体素子１２に分割する０ 発明が解決しようとする問題点 マイクロバンプボンディング実装技術では以上に示した
様なプロセスを経て半導体装置を製造する訳であるが、
この方式では、半導体素子に突起電極を設ける為に形成
させたレジスト皮膜を取り除き、ウェハーのダイシング
を行ってから、あらためて半導体素子に光硬化性の絶縁
性の樹脂を塗布する必要があり、工程が多く、コスト高
につながる。
溶剤を用いて溶出させ、開孔部１７を形成させる。つい
で半導体ウエノ・−１４ごと絶縁性樹脂１３のベーキン
グを行った後、これをレジスト皮膜として用いて電気メ
ツキ法等により第５図ｄに示した様な突起電極１１全形
成させる。突起電極を形成させた後は、第６図ｅに示し
た様に溶剤を用いて、残りの未硬化の絶縁性樹脂１６を
完全り取り除く。最後に半導体ウエノ・−１４のダイシ
ングを行い、半導体ウェハーを第６図ｒに示した様な半
導体素子１２に分割する０ 発明が解決しようとする問題点 マイクロバンプボンディング実装技術では以上に示した
様なプロセスを経て半導体装置を製造する訳であるが、
この方式では、半導体素子に突起電極を設ける為に形成
させたレジスト皮膜を取り除き、ウェハーのダイシング
を行ってから、あらためて半導体素子に光硬化性の絶縁
性の樹脂を塗布する必要があり、工程が多く、コスト高
につながる。
問題点を解決するための手段
本発明は上記問題点を解決するために、レジスト皮膜を
形成する光硬化性の絶縁性樹脂に硬化物が熱可塑性の性
質を有するものを用い、突起電極形成後もレジスト皮膜
を除去せず、そのままダイシングし、半導体素子と絶縁
性基板の接着の際に、半導体素子上に残っているレジス
ト皮膜を熱によＶ溶融させ、そのまま接着剤として用い
ることとした。
形成する光硬化性の絶縁性樹脂に硬化物が熱可塑性の性
質を有するものを用い、突起電極形成後もレジスト皮膜
を除去せず、そのままダイシングし、半導体素子と絶縁
性基板の接着の際に、半導体素子上に残っているレジス
ト皮膜を熱によＶ溶融させ、そのまま接着剤として用い
ることとした。
作用
上記工法で突起電極を形成させ、かつ半導体素子を配線
電極を有する絶縁性基板に実装することにより、レジス
ト皮膜を半導体素子から除去する工程及び半導体素子を
基板上に接着する為の樹脂を半導体素子上に塗布する工
程をマイクロバンプボンディングの工程から取り除くこ
とができる。
電極を有する絶縁性基板に実装することにより、レジス
ト皮膜を半導体素子から除去する工程及び半導体素子を
基板上に接着する為の樹脂を半導体素子上に塗布する工
程をマイクロバンプボンディングの工程から取り除くこ
とができる。
実施例
本発明の実施例を第１図及び第２図を用いて説明する。
まず第１図を用いて突起電極形成プロセスを説明する。
初めに第１図ａに示す様に半導体ウェハー２４の電極金
有する側の面に光硬化性でしかも硬化物が熱可塑性であ
る様な絶縁性樹脂２６をスピ／す−等で塗布する。つい
で第１図すに示す様に、ガラスマスクを用いて突起電極
２１全形成させる部分（開孔部絶縁性樹脂２５）以外の
絶縁性樹脂（レジスト部絶縁性樹脂２３）のみにＵＶ線
を照射して、レジスト部絶縁性樹脂２３のみ全硬化させ
る。ＵＶ線の照射を受けず、未硬化のままである開孔部
絶縁性樹脂２６は有機溶剤等により溶出させ、第１図Ｃ
に示す様に突起電極２１を形成させる部分のみに開孔部
２７を開ける。こうして形成させたレジスト皮膜を用い
て電気メツキ法によυ開孔部２７を開けた場所に突起電
極２１を形成させる。
有する側の面に光硬化性でしかも硬化物が熱可塑性であ
る様な絶縁性樹脂２６をスピ／す−等で塗布する。つい
で第１図すに示す様に、ガラスマスクを用いて突起電極
２１全形成させる部分（開孔部絶縁性樹脂２５）以外の
絶縁性樹脂（レジスト部絶縁性樹脂２３）のみにＵＶ線
を照射して、レジスト部絶縁性樹脂２３のみ全硬化させ
る。ＵＶ線の照射を受けず、未硬化のままである開孔部
絶縁性樹脂２６は有機溶剤等により溶出させ、第１図Ｃ
に示す様に突起電極２１を形成させる部分のみに開孔部
２７を開ける。こうして形成させたレジスト皮膜を用い
て電気メツキ法によυ開孔部２７を開けた場所に突起電
極２１を形成させる。
ただし、本発明による実装法ではメツキ後にバリアメタ
ルのエツチング処理ができない。そこで第３図に示す様
に電気メツキ法により突起電極２１を形成させる電極部
４ｏへ電気を流すために必要な配線部４１以外のバリア
メタルはあらかじめエツチングにより除去しておく必要
がある。配線部４１はウェハー２４のダイシングライン
４２に沿わせておき、その幅をダイシングの際のカッテ
ィング幅よシ細くしておく。また、この際、形成させる
突起電極２１はレジスト皮膜の厚さより低くしておく必
要がある。最後に第１図ｅに示す様にレジスト皮膜を表
面に有したままで半導体ウェハー２４のダイシングを行
い、半導体素子をチップ状に分割する。この際、配線部
４１はダイシングの際に削り取られ、それぞれの突起電
極２１は電気的に分離される。こうして突起電極２１と
、熱可塑性の絶縁性樹脂を表面に有する半導体素子が用
意される。次に第２図を用いてその実装プロセスについ
て説明する。
ルのエツチング処理ができない。そこで第３図に示す様
に電気メツキ法により突起電極２１を形成させる電極部
４ｏへ電気を流すために必要な配線部４１以外のバリア
メタルはあらかじめエツチングにより除去しておく必要
がある。配線部４１はウェハー２４のダイシングライン
４２に沿わせておき、その幅をダイシングの際のカッテ
ィング幅よシ細くしておく。また、この際、形成させる
突起電極２１はレジスト皮膜の厚さより低くしておく必
要がある。最後に第１図ｅに示す様にレジスト皮膜を表
面に有したままで半導体ウェハー２４のダイシングを行
い、半導体素子をチップ状に分割する。この際、配線部
４１はダイシングの際に削り取られ、それぞれの突起電
極２１は電気的に分離される。こうして突起電極２１と
、熱可塑性の絶縁性樹脂を表面に有する半導体素子が用
意される。次に第２図を用いてその実装プロセスについ
て説明する。
まず第２図ａに示した半導体素子３２の突起電極３１を
有する側の面に第２図すに示した様に配線電極３６ｆ：
有する絶縁性基板３４を配線電極３６が突起電極３１と
向かい合う様にして載せ、配線電極３６と突起電極３１
の位置合わせを行う。この状態のまま、第２図Ｃに示す
様に加熱し絶縁性樹脂３３を溶融させながら加圧治具３
６を用いて半導体素子３２を絶縁性基板３４に加圧し、
配線電極３６と突起電極３１を圧接する。ついで系全体
を冷却し、絶縁性樹脂３３が再硬化したら第２図ｄに示
す様に加圧を取り去る。この際、半導体素子３２の突起
電極３１と絶縁性基板３２の配線電極３５とは、絶縁性
樹脂３３の再硬化の際に発生する収縮応力により圧接さ
れ、電気的接続を保つ。本実施例では電気メツキ法によ
り突起電極を形成させたが、突起電極を無電解メツキ法
により形成させてもよい。
有する側の面に第２図すに示した様に配線電極３６ｆ：
有する絶縁性基板３４を配線電極３６が突起電極３１と
向かい合う様にして載せ、配線電極３６と突起電極３１
の位置合わせを行う。この状態のまま、第２図Ｃに示す
様に加熱し絶縁性樹脂３３を溶融させながら加圧治具３
６を用いて半導体素子３２を絶縁性基板３４に加圧し、
配線電極３６と突起電極３１を圧接する。ついで系全体
を冷却し、絶縁性樹脂３３が再硬化したら第２図ｄに示
す様に加圧を取り去る。この際、半導体素子３２の突起
電極３１と絶縁性基板３２の配線電極３５とは、絶縁性
樹脂３３の再硬化の際に発生する収縮応力により圧接さ
れ、電気的接続を保つ。本実施例では電気メツキ法によ
り突起電極を形成させたが、突起電極を無電解メツキ法
により形成させてもよい。
発明の効果
以上のように本発明によれば、次のような効果を得るこ
とができる。
とができる。
（１） マイクロバンプポンディング実装技術の実装
プロセスにおいて、レジスト皮膜を除去する工程と、半
導体素子に接着用の熱硬化性の絶縁性樹脂を塗布する工
程とを除去することが可能となり、低コスト化を実現で
きる。
プロセスにおいて、レジスト皮膜を除去する工程と、半
導体素子に接着用の熱硬化性の絶縁性樹脂を塗布する工
程とを除去することが可能となり、低コスト化を実現で
きる。
（２）また、絶縁性樹脂の量が均一になる為、品質がよ
く、信頼性が高い。
く、信頼性が高い。
第１図は本発明の一実施例方法における突起電極形成工
程を示す断面図、第２図は本発明の実施例の実装工程を
示す断面図、第３図は本発明に用いる半導体素子部の平
面図、第４図は従来のマイクロボンディング実装工程の
断面図、第５図は突起電極の形成工程の断面図である。 ２３・・・・・・レジスト部絶縁性樹脂（硬化物）、２
４・・・・・・半導体ウェハー、２６・・・・・・開孔
部絶縁性樹脂（未硬化物）、２６・・・・・・絶縁性樹
脂、２７・・・・・・開孔部、２１．３１・・・・・・
突起電極、３２・・・・・・半導体素子、３３・・・・
・・ＵＶ硬化型熱可塑性絶縁樹脂、３４・・・・・・絶
縁性基板、３６・・・・・・配線電極、３６・・・・・
・加圧治具、４０・・・・・・電極、４１・・・・・・
配線、４２・・・・・・ダイシングライン。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名ｗ＆
Ｓ フ へ Ｑ
Ｑ ℃
７第２図 ３ｊ−突μｔＩ
ｃ桂 ３ざ−・−配様電縁 ３１’）Ｅ−“７は゛′−パ 第３図 ４０−電極 ４１−−一霞ごｉ’−Ｙ＜ 第４図 第５図
程を示す断面図、第２図は本発明の実施例の実装工程を
示す断面図、第３図は本発明に用いる半導体素子部の平
面図、第４図は従来のマイクロボンディング実装工程の
断面図、第５図は突起電極の形成工程の断面図である。 ２３・・・・・・レジスト部絶縁性樹脂（硬化物）、２
４・・・・・・半導体ウェハー、２６・・・・・・開孔
部絶縁性樹脂（未硬化物）、２６・・・・・・絶縁性樹
脂、２７・・・・・・開孔部、２１．３１・・・・・・
突起電極、３２・・・・・・半導体素子、３３・・・・
・・ＵＶ硬化型熱可塑性絶縁樹脂、３４・・・・・・絶
縁性基板、３６・・・・・・配線電極、３６・・・・・
・加圧治具、４０・・・・・・電極、４１・・・・・・
配線、４２・・・・・・ダイシングライン。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名ｗ＆
Ｓ フ へ Ｑ
Ｑ ℃
７第２図 ３ｊ−突μｔＩ
ｃ桂 ３ざ−・−配様電縁 ３１’）Ｅ−“７は゛′−パ 第３図 ４０−電極 ４１−−一霞ごｉ’−Ｙ＜ 第４図 第５図
Claims (4)
- （１）フォトリソ技術を用いて半導体ウェハー表面に、
絶縁性樹脂膜を用いて、突起電極形成部に開孔部を形成
する工程と次いで前記開孔部に金属突起電極を形成する
工程と、前記半導体ウェハーを前記絶縁性樹脂膜を表面
に有するままチップ状態の半導体素子に分割する工程と
、分割した前記半導体素子を配線電極を有する絶縁性基
板に互いの電極同志が向い合う様にして搭載する工程と
、前記絶縁性樹脂を用いて前記半導体素子を前記絶縁性
基板に固着し、電極同志を電気的に接続する工程を有す
る半導体装置の製造方法。 - （２）絶縁性樹脂がＵＶ硬化性であり、かつ熱可塑性で
あり、加熱により前記絶縁性樹脂を軟化させた後に冷却
し、再硬化させることにより、半導体素子を絶縁性基板
に固着させる特許請求の範囲第１項記載の半導体装置の
製造方法。 - （３）フォトリソ技術を用いて配線電極を有する絶縁性
基板ウェハー表面に、絶縁性樹脂膜により突起電極形成
部に開孔部を形成する工程と、前記開孔部に突起電極を
形成する工程と、及び前記絶縁性基板ウェハーを前記絶
縁性樹脂を表面に有するままチップ状態の絶縁性基板に
分割する工程と、分割した前記絶縁性基板に電極を有す
る半導体素子を互いの電極が向かいあう様にして搭載す
る工程と、前記絶縁性樹脂を用いて前記半導体素子を前
記絶縁性基板に固着し、電極同志を電気的に接続する工
程を有する半導体装置の製造方法。 - （４）絶縁性樹脂がＵＶ硬化性であり、かつ熱可塑性で
あり、加熱により前記絶縁性樹脂を軟化させた後に冷却
し、再硬化させることにより、半導体素子を絶縁性基板
に固着させる特許請求の範囲第３項記載の半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62332018A JPH0793343B2 (ja) | 1987-12-28 | 1987-12-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62332018A JPH0793343B2 (ja) | 1987-12-28 | 1987-12-28 | 半導体装置の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7052547A Division JP2532825B2 (ja) | 1995-03-13 | 1995-03-13 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01173733A true JPH01173733A (ja) | 1989-07-10 |
| JPH0793343B2 JPH0793343B2 (ja) | 1995-10-09 |
Family
ID=18250221
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62332018A Expired - Fee Related JPH0793343B2 (ja) | 1987-12-28 | 1987-12-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0793343B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11297750A (ja) * | 1998-04-08 | 1999-10-29 | Matsushita Electron Corp | 半導体装置およびその製造方法および半導体装置の実装方法 |
| US6501169B1 (en) | 1999-11-29 | 2002-12-31 | Casio Computer Co., Ltd. | Semiconductor device which prevents leakage of noise generated in a circuit element forming area and which shields against external electromagnetic noise |
| US6600234B2 (en) | 1999-02-03 | 2003-07-29 | Casio Computer Co., Ltd. | Mounting structure having columnar electrodes and a sealing film |
| EP1022774A3 (en) * | 1999-01-21 | 2003-08-06 | Lucent Technologies Inc. | Flip chip assembly of semiconductor IC chips |
| WO2004070826A1 (ja) * | 2003-02-06 | 2004-08-19 | Fujitsu Limited | 電極間接続構造体の形成方法および電極間接続構造体 |
| USRE39603E1 (en) | 1994-09-30 | 2007-05-01 | Nec Corporation | Process for manufacturing semiconductor device and semiconductor wafer |
| JP2010062514A (ja) * | 2008-09-03 | 2010-03-18 | Ultratera Corp | 粘着性保護層を有する半導体ウェハ |
-
1987
- 1987-12-28 JP JP62332018A patent/JPH0793343B2/ja not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USRE39603E1 (en) | 1994-09-30 | 2007-05-01 | Nec Corporation | Process for manufacturing semiconductor device and semiconductor wafer |
| JPH11297750A (ja) * | 1998-04-08 | 1999-10-29 | Matsushita Electron Corp | 半導体装置およびその製造方法および半導体装置の実装方法 |
| EP1022774A3 (en) * | 1999-01-21 | 2003-08-06 | Lucent Technologies Inc. | Flip chip assembly of semiconductor IC chips |
| US6600234B2 (en) | 1999-02-03 | 2003-07-29 | Casio Computer Co., Ltd. | Mounting structure having columnar electrodes and a sealing film |
| US6501169B1 (en) | 1999-11-29 | 2002-12-31 | Casio Computer Co., Ltd. | Semiconductor device which prevents leakage of noise generated in a circuit element forming area and which shields against external electromagnetic noise |
| WO2004070826A1 (ja) * | 2003-02-06 | 2004-08-19 | Fujitsu Limited | 電極間接続構造体の形成方法および電極間接続構造体 |
| JP2010062514A (ja) * | 2008-09-03 | 2010-03-18 | Ultratera Corp | 粘着性保護層を有する半導体ウェハ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0793343B2 (ja) | 1995-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2871800B2 (ja) | ハイブリツド半導体ストラクチヤの製造法および合成ハイブリツド半導体ストラクチヤ | |
| US6822320B2 (en) | Microelectronic connection components utilizing conductive cores and polymeric coatings | |
| KR20000048152A (ko) | 반도체 장치 및 그 제조 방법 | |
| JPH10135404A (ja) | 半導体チップモジュール及びその製造方法 | |
| JPH01173733A (ja) | 半導体装置の製造方法 | |
| JP2532825B2 (ja) | 半導体装置の製造方法 | |
| JP2985640B2 (ja) | 電極接続体及びその製造方法 | |
| JPH0777227B2 (ja) | 半導体装置の製造方法 | |
| JPH09246325A (ja) | 半導体素子の実装構造及びその製造方法 | |
| JPS62281360A (ja) | 半導体装置の製造方法 | |
| JPH012331A (ja) | 半導体装置の製造方法 | |
| US4792533A (en) | Coplanar die to substrate bond method | |
| JPS62132331A (ja) | 半導体装置の製造方法 | |
| JPH08102464A (ja) | 突起電極構造とその形成方法及び突起電極を用いた接続構造とその接続方法 | |
| JP2957955B2 (ja) | 半導体装置及びその製造方法 | |
| JPH04254343A (ja) | 半導体装置の実装方法 | |
| JPH04269475A (ja) | 電気的接続部材及びこれを用いた電気回路部品の接続方法 | |
| JPH03129843A (ja) | マルチチップ実装方法 | |
| JPH0482240A (ja) | 半導体装置の製造方法 | |
| JP2793899B2 (ja) | 樹脂製接着剤の接着・硬化方法 | |
| JPS62252946A (ja) | 半導体装置の製造方法 | |
| JP4032320B2 (ja) | 電極の接続方法 | |
| JP2879159B2 (ja) | 電気的接続部材及び金属バンプの形成方法 | |
| JP2597809B2 (ja) | 半導体装置の製造方法 | |
| JP3277830B2 (ja) | 電子部品の組立て方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |