JPH01175014A - 情報処理装置の電源バックアップ方式 - Google Patents
情報処理装置の電源バックアップ方式Info
- Publication number
- JPH01175014A JPH01175014A JP62332233A JP33223387A JPH01175014A JP H01175014 A JPH01175014 A JP H01175014A JP 62332233 A JP62332233 A JP 62332233A JP 33223387 A JP33223387 A JP 33223387A JP H01175014 A JPH01175014 A JP H01175014A
- Authority
- JP
- Japan
- Prior art keywords
- battery
- power supply
- memory
- power
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Sources (AREA)
- Stand-By Power Supply Arrangements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
バッテリーを用いてメモリ等の電源バンクアップを行う
情報処理装置の電源バックアップ方式に関し、 １種類のバッテリーでシステムとメモリの両方をバンク
アンプすることができ、またメモリ全体をバンクアップ
し、再起動時にプログラムの初期ローディングを要せず
、システムを短時間で立上がらせるごとを目的とし、 停電が発生したときソフトウェアの終了処理に要する時
間はプロセッサとメモリとをバッテリーで動作させ、該
終了処理が終ったのちはメモリだけをバッテリーでバッ
クアンプするように構成する。
情報処理装置の電源バックアップ方式に関し、 １種類のバッテリーでシステムとメモリの両方をバンク
アンプすることができ、またメモリ全体をバンクアップ
し、再起動時にプログラムの初期ローディングを要せず
、システムを短時間で立上がらせるごとを目的とし、 停電が発生したときソフトウェアの終了処理に要する時
間はプロセッサとメモリとをバッテリーで動作させ、該
終了処理が終ったのちはメモリだけをバッテリーでバッ
クアンプするように構成する。
本発明は、バッテリーを使用してメモリ等のバックアッ
プを行う情報処理装置の電源バンクアップ方式に関し、
特に、１種類のバッテリーでシステムとメモリの両方を
バックアップする情報処理装置の電源バンクアップ方式
に関する。
プを行う情報処理装置の電源バンクアップ方式に関し、
特に、１種類のバッテリーでシステムとメモリの両方を
バックアップする情報処理装置の電源バンクアップ方式
に関する。
バッテリーを使用して停電時にメモリや時計等のバック
アップを行うことは公知であり、また無停電電源回路に
より停電時に１０分〜３０分程度の短時間システムを動
作させることも公知である。
アップを行うことは公知であり、また無停電電源回路に
より停電時に１０分〜３０分程度の短時間システムを動
作させることも公知である。
第４図は、公知のバッテリーバックアップ回路の構成図
である。第４図において、電源電圧４１が低下すると、
電圧検出回路４２がそれを検出してバッテリー切替回路
４３に制御信号を出力し、電源電圧４１からバッテリー
４４に切替える。これによりメモリ （ＲＡＭ）４５の
内容や時計４６が停電時もバッテリー４４でバックアン
プされる。
である。第４図において、電源電圧４１が低下すると、
電圧検出回路４２がそれを検出してバッテリー切替回路
４３に制御信号を出力し、電源電圧４１からバッテリー
４４に切替える。これによりメモリ （ＲＡＭ）４５の
内容や時計４６が停電時もバッテリー４４でバックアン
プされる。
第５図は、従来の無停電電源回路（ＵＰＳ）の内部構成
を示す構成図である。第５図において、ＡＣ人力５１に
１００Ｖが供給されているときは、充電回路５２を介し
て、バッテリー５３をチャージすると共に、ＡＣ出力５
４には１００ｖＡＣ入力がそのまま出力されている。停
電が発生すると、停電検出回路５５がそれを検出し、バ
ッテリー切替回路５６がバッテリー５３からＤ Ｃ／Ａ
Ｃコンバータ５７でＡＣ変換された交流に出力を切替
える。
を示す構成図である。第５図において、ＡＣ人力５１に
１００Ｖが供給されているときは、充電回路５２を介し
て、バッテリー５３をチャージすると共に、ＡＣ出力５
４には１００ｖＡＣ入力がそのまま出力されている。停
電が発生すると、停電検出回路５５がそれを検出し、バ
ッテリー切替回路５６がバッテリー５３からＤ Ｃ／Ａ
Ｃコンバータ５７でＡＣ変換された交流に出力を切替
える。
〔発明が解決しようとする問題点〕
しかし、上記の如き従来の方式では、メモリをバックア
ップする場合には容量の小さいバッテリーを使っている
ため、このバッテリーでシステム全体を動作させること
が不可能であり、停電時の終了処理などを完遂すること
ができず、一方、無停電電源回路の場合は比較的容量の
大きいバッテリーを使用しているものの、システム全体
を動作させるように電力供給を構成されていて、短時間
の終了処理には間に合うが、メモリのみをバックアップ
することは不可能であり、再開時にはプログラム等をロ
ードし直さなければならず、いずれにせよ復帰時の立上
がりに手間と時間が大変であった。
ップする場合には容量の小さいバッテリーを使っている
ため、このバッテリーでシステム全体を動作させること
が不可能であり、停電時の終了処理などを完遂すること
ができず、一方、無停電電源回路の場合は比較的容量の
大きいバッテリーを使用しているものの、システム全体
を動作させるように電力供給を構成されていて、短時間
の終了処理には間に合うが、メモリのみをバックアップ
することは不可能であり、再開時にはプログラム等をロ
ードし直さなければならず、いずれにせよ復帰時の立上
がりに手間と時間が大変であった。
本発明は、このような問題点に鑑みて創案されたもので
、１種類のバッテリーでシステムとメモリの両方をバッ
クアップすることができ、またメモリ全体をバンクアッ
プし、再起動作にプログラムの初期ローディングを要せ
ず、システムを短時間で立上がらせる情報処理装置の電
源バックアップ方式を提供することを目的としている。
、１種類のバッテリーでシステムとメモリの両方をバッ
クアップすることができ、またメモリ全体をバンクアッ
プし、再起動作にプログラムの初期ローディングを要せ
ず、システムを短時間で立上がらせる情報処理装置の電
源バックアップ方式を提供することを目的としている。
本発明において、上記の問題点を解決するための手段は
、第１図に基本的な構成を示すように、プロセッサｌ及
びメモリ２と、ＡＣ入力を供給される電源ユニット３と
、充電式のバッテリー４とを備えて成る情報処理装置の
電源バックアップ方式において、停電が発生したときソ
フトウェアの終了処理に要する時間はプロセッサ１とメ
モリ２とをバッテリー４で動作させ、その終了処理が終
ったのちはメモリ２だけをバッテリー４でバックアップ
する情報処理装置の電源バックアップ方式％式％ 尚、本発明のバッテリー４は、電源ユニット３と別に配
設された充電回路５から電源を供給されるように構成さ
れている。
、第１図に基本的な構成を示すように、プロセッサｌ及
びメモリ２と、ＡＣ入力を供給される電源ユニット３と
、充電式のバッテリー４とを備えて成る情報処理装置の
電源バックアップ方式において、停電が発生したときソ
フトウェアの終了処理に要する時間はプロセッサ１とメ
モリ２とをバッテリー４で動作させ、その終了処理が終
ったのちはメモリ２だけをバッテリー４でバックアップ
する情報処理装置の電源バックアップ方式％式％ 尚、本発明のバッテリー４は、電源ユニット３と別に配
設された充電回路５から電源を供給されるように構成さ
れている。
本発明では、第１図に示す如く、情報処理装置の電源と
して、ＡＣ入力を供給される電源ユニット３と充電式の
バッテリー４とを備え、バッテリー４は、無停電電源回
路に使用されるような充電式の大容量のもので、電源が
供給されているときは、充電回路５によりチャージされ
ている。
して、ＡＣ入力を供給される電源ユニット３と充電式の
バッテリー４とを備え、バッテリー４は、無停電電源回
路に使用されるような充電式の大容量のもので、電源が
供給されているときは、充電回路５によりチャージされ
ている。
このバ・７テリー４とは別に通常の電源ユニット３が配
設され、ＡＣ入力が供給されているときは、この電源ユ
ニット３によりプロセッサｌやメモリ３等に電源が供給
され、システムを動作させる。
設され、ＡＣ入力が供給されているときは、この電源ユ
ニット３によりプロセッサｌやメモリ３等に電源が供給
され、システムを動作させる。
停電が発生すると、電源ユニット３の代わりにバッテリ
ー４から電源を供給して、システムを動作させる。しか
し、システム全体を動作させると、バッテリー４は・短
時間で放電してしまうので、ソフトウェアにより終了処
理を行う間だけプロセッサｌに電源を供給し、以後はメ
モリ３だけをバックアップする。通常、メモリ用の電流
は、システム全体用の電流に比較して非常に小さいので
、バッテリー４でもかなりの長時間バックアップするこ
とができる。
ー４から電源を供給して、システムを動作させる。しか
し、システム全体を動作させると、バッテリー４は・短
時間で放電してしまうので、ソフトウェアにより終了処
理を行う間だけプロセッサｌに電源を供給し、以後はメ
モリ３だけをバックアップする。通常、メモリ用の電流
は、システム全体用の電流に比較して非常に小さいので
、バッテリー４でもかなりの長時間バックアップするこ
とができる。
以下、図面を参照して本発明の実施例を詳細に説明する
。
。
第２図は本発明の一実施例を示す構成図であり第３図は
そのシーケンスを示すタイムチャートである。以下、両
図を参照しつつ説明する。第２図において、プロセッサ
２１．メモリ２２．電源ユニット２３．バッテリー２４
及び充電回路２５は、第１図に示したものと同一である
。電源ユニット２３には、公知の電源制御装置２６が付
設され、その制御を受けている。
そのシーケンスを示すタイムチャートである。以下、両
図を参照しつつ説明する。第２図において、プロセッサ
２１．メモリ２２．電源ユニット２３．バッテリー２４
及び充電回路２５は、第１図に示したものと同一である
。電源ユニット２３には、公知の電源制御装置２６が付
設され、その制御を受けている。
ＡＣ入力は電源ユニット２３及び充電回路２５に供給さ
れ、ＡＣ人力が供給されているときは、電源ユニット２
３がプロセッサ２１とメモリ２２に電源を供給し、充電
回路２５がバッテリー２４を充電する。この間、ソフト
ウェアは第３図に示す如く通常処理を行っている。
れ、ＡＣ人力が供給されているときは、電源ユニット２
３がプロセッサ２１とメモリ２２に電源を供給し、充電
回路２５がバッテリー２４を充電する。この間、ソフト
ウェアは第３図に示す如く通常処理を行っている。
停電が起きると、前記電源ユニット２３の前段に配設さ
れた停電検出回路２７が停電を検出し、前記電源制御装
置２６とプロセッサ２１に停電検出信号Ｓ１を送って通
知する。電源制御装置２６は、プロセッサ２１及びメモ
リ２２の入力端部に接続されたバッテリー切替回路２８
ａ及び２８ｂを制御して、それまでは−電源ユニット２
３がら供給していた電源を、バッテリー２４から供給す
るように切替える。一方、プロセッサ２１では、第３図
に示す如く、ソフトウェアがその間に終了処理を実行し
、処理が終わると、終了信号Ｓ２を電源制御装置２６へ
送って通知する。電源制御装置２６は、終了信号Ｓ２を
受信すると、切替信号Ｓ３により、プロセッサ側のバッ
テリー切替回路２８ａに接続されたスイッチ２９を遮断
して、以後はプロセッサ２１への電源供給を止める。従
って、以後は第３図に示す如く、メモリ２２のみがバッ
テリー２４にバンクアンプされる。
れた停電検出回路２７が停電を検出し、前記電源制御装
置２６とプロセッサ２１に停電検出信号Ｓ１を送って通
知する。電源制御装置２６は、プロセッサ２１及びメモ
リ２２の入力端部に接続されたバッテリー切替回路２８
ａ及び２８ｂを制御して、それまでは−電源ユニット２
３がら供給していた電源を、バッテリー２４から供給す
るように切替える。一方、プロセッサ２１では、第３図
に示す如く、ソフトウェアがその間に終了処理を実行し
、処理が終わると、終了信号Ｓ２を電源制御装置２６へ
送って通知する。電源制御装置２６は、終了信号Ｓ２を
受信すると、切替信号Ｓ３により、プロセッサ側のバッ
テリー切替回路２８ａに接続されたスイッチ２９を遮断
して、以後はプロセッサ２１への電源供給を止める。従
って、以後は第３図に示す如く、メモリ２２のみがバッ
テリー２４にバンクアンプされる。
メモリ全部をバックアップするか、一部のみに止めるか
は限定されない。一部のみに止めればバックアップ時間
を更に延長することができるが、前部をバックアップす
ればファームウェアやシステムソフトウェアがメモリ上
に残っているので、次回の電源投入時にプログラム初期
ローディングを省略することができ、システムの立上が
り時間を短縮することができる。
は限定されない。一部のみに止めればバックアップ時間
を更に延長することができるが、前部をバックアップす
ればファームウェアやシステムソフトウェアがメモリ上
に残っているので、次回の電源投入時にプログラム初期
ローディングを省略することができ、システムの立上が
り時間を短縮することができる。
このように、従来は、メモリのバックアンプとシステム
のバックアップとで容量の異なる２種類のバッテリーが
必要であったが、本発明によれば、１種類のバッテリー
でシステムとメモリとの両方をバンクアップすることが
でき、またメモリ全体をバックアップすることが容易で
、全体をバックアップすれば、電源の再起動時にプログ
ラムの初期ローディングを省略し、システムを短時間で
立上がらせることができる。
のバックアップとで容量の異なる２種類のバッテリーが
必要であったが、本発明によれば、１種類のバッテリー
でシステムとメモリとの両方をバンクアップすることが
でき、またメモリ全体をバックアップすることが容易で
、全体をバックアップすれば、電源の再起動時にプログ
ラムの初期ローディングを省略し、システムを短時間で
立上がらせることができる。
以上、述べたとおり、本発明によれば、１種類のバッテ
リーでシステムとメモリとの両方をバックアップするこ
とができ、またメモリ全体をバックアップし、再起動時
にプログラムの初期ローディングを要せず、システムを
短時間で立上がらせることが可能な情報処理装置の電源
バックアップ方式を提供することができる。
リーでシステムとメモリとの両方をバックアップするこ
とができ、またメモリ全体をバックアップし、再起動時
にプログラムの初期ローディングを要せず、システムを
短時間で立上がらせることが可能な情報処理装置の電源
バックアップ方式を提供することができる。
第１図は本発明の基本的構成のブロック図、第２図は本
発明の一実施例の構成図、 第３図は本発明のシーケンスのタイムチャート、第４図
はバソテリーバソクアンプ回路の構成図、第５図は無停
電電源回路の構成図である。 １．２１；プロセッサ、 ２．２２；メモリ、 ３．２３；電源ユニソＩ・、 ４．２４；バッテリー、 ５．２５；充電回路。 本メト日月の２Ｌ本的ｔＪ−力幻琢図 奉郷〜−寅糖ダ・１ｆ）構成図 イ哨に５ｉ 本ｅＦＪＡ ｏンーケン入のタイムテヤーヒ第３図 第４図 酷啼ン電Ｊロｊ各のオ駈図 第５図
発明の一実施例の構成図、 第３図は本発明のシーケンスのタイムチャート、第４図
はバソテリーバソクアンプ回路の構成図、第５図は無停
電電源回路の構成図である。 １．２１；プロセッサ、 ２．２２；メモリ、 ３．２３；電源ユニソＩ・、 ４．２４；バッテリー、 ５．２５；充電回路。 本メト日月の２Ｌ本的ｔＪ−力幻琢図 奉郷〜−寅糖ダ・１ｆ）構成図 イ哨に５ｉ 本ｅＦＪＡ ｏンーケン入のタイムテヤーヒ第３図 第４図 酷啼ン電Ｊロｊ各のオ駈図 第５図
Claims (1)
- 【特許請求の範囲】 プロセッサ（１）及びメモリ（２）と、 ＡＣ入力を供給される電源ユニット（３）と、充電式の
バッテリー（４）とを備えて成る情報処理装置の電源バ
ックアップ方式において、停電が発生したときソフトウ
ェアの終了処理に要する時間はプロセッサ（１）とメモ
リ（２）とをバッテリー（４）で動作させ、該終了処理
が終ったのちはメモリ（２）だけをバッテリー（４）で
バックアップすることを特徴とする情報処理装置の電源
バックアップ方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62332233A JPH01175014A (ja) | 1987-12-29 | 1987-12-29 | 情報処理装置の電源バックアップ方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62332233A JPH01175014A (ja) | 1987-12-29 | 1987-12-29 | 情報処理装置の電源バックアップ方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01175014A true JPH01175014A (ja) | 1989-07-11 |
Family
ID=18252664
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62332233A Pending JPH01175014A (ja) | 1987-12-29 | 1987-12-29 | 情報処理装置の電源バックアップ方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01175014A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005129036A (ja) * | 2003-09-29 | 2005-05-19 | Hitachi Ltd | 直流バックアップ電源装置及びディスクアレイ装置 |
| JP2009053871A (ja) * | 2007-08-24 | 2009-03-12 | Sanyo Electric Co Ltd | コンピュータシステムとこのコンピュータシステムに使用されるバッテリモジュール |
| US7840840B2 (en) | 2003-09-29 | 2010-11-23 | Hitachi Computer Peripherals Co., Ltd. | DC backup power supply system, a disk array and a DC backup power supply |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63217455A (ja) * | 1987-03-05 | 1988-09-09 | Yokogawa Electric Corp | Ｒａｍバツクアツプシステム |
-
1987
- 1987-12-29 JP JP62332233A patent/JPH01175014A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63217455A (ja) * | 1987-03-05 | 1988-09-09 | Yokogawa Electric Corp | Ｒａｍバツクアツプシステム |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005129036A (ja) * | 2003-09-29 | 2005-05-19 | Hitachi Ltd | 直流バックアップ電源装置及びディスクアレイ装置 |
| US7840840B2 (en) | 2003-09-29 | 2010-11-23 | Hitachi Computer Peripherals Co., Ltd. | DC backup power supply system, a disk array and a DC backup power supply |
| JP2009053871A (ja) * | 2007-08-24 | 2009-03-12 | Sanyo Electric Co Ltd | コンピュータシステムとこのコンピュータシステムに使用されるバッテリモジュール |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002041189A (ja) | 無停電電源装置 | |
| JP2997584B2 (ja) | 電源制御装置 | |
| JP3502505B2 (ja) | 無停電電源装置 | |
| JP3164729B2 (ja) | バッテリー起動装置の電源管理機構 | |
| JPS63181017A (ja) | デ−タバツクアツプ装置 | |
| JPH05224784A (ja) | コンピュータ装置 | |
| JPS63217455A (ja) | Ｒａｍバツクアツプシステム | |
| JPS62230332A (ja) | バツテリバツクアツプ装置 | |
| JPH04335413A (ja) | 携帯型データ処理装置 | |
| JPS6253138A (ja) | 蓄電池予備電源回路 | |
| JPH0511462Y2 (ja) | ||
| JPS6476230A (en) | Fault information dumping system in duplexed constitution multi-processor | |
| JP2517558Y2 (ja) | 無停電電源装置 | |
| JPS60245012A (ja) | Ｃｐｕおよびメモリのバツクアツプ電源回路 | |
| JPH01287722A (ja) | 無停電電源装置 | |
| JPS5838878B2 (ja) | デ−タを変更する方式 | |
| JPH0338711A (ja) | メモリバックアップ方式 | |
| JPS6234082A (ja) | 蓄電池の残容量検出回路 | |
| JPH0974694A (ja) | 無停電電源装置 | |
| JPS62151909A (ja) | バツテリバツクアツプ制御回路 | |
| JPH01252132A (ja) | 無停電電源装置 | |
| JPH08140287A (ja) | メモリバックアップ制御装置 | |
| JPH04195411A (ja) | バックアップ用バッテリー管理装置 | |
| JPS6221145B2 (ja) | ||
| JPS6313152A (ja) | 磁気記録再生装置 |