JPH01175235A - 半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置及びその製造方法に関し、特に、
活性領域が薄く構成された半導体装置に適用して最適な
ものである。

〔発明の概要〕

本発明による半導体装置は、絶縁性基板上の半導体層に
素子が形成された半導体装置において、実質的に平坦な
表面を有する上記半導体層に他の部分よりも薄い部分が
選択的に形成され、この薄い部分に活性領域が形成され
ている。これによって、活性領域のみが超薄膜な半導体
装置を得ることができる。

本発明による半導体装置の製造方法は、半導体基板の一
方の主面に第１の溝及びこの第１の溝よりも深い第２の
溝を形成する工程と、上記半導体基板の上記一方の主面
側を絶縁性基板に接着する工程と、上記半導体基板の他
方の主面側から上記半導体基板を上記第２の溝に達する
まで研削する工程と、上記半導体基板の上記研削により
形成される半導体層のうちの上記第１の溝に対応する部
分に選択的に形成される他の部分よりも薄い部分を活性
領域として用いて素子を形成する工程とを有する。これ
によって、活性領域のみが超薄膜な半導体装置を容易に
製造することができる。

〔従来の技術〕

従来、活性領域（チャネル領域）を例えば数百人程度以
下に薄く構成したいわゆる超薄膜トランジスタが知られ
ている。この超薄膜トランジスタは、キャリアの移動度
が高い、リーク電流が小さい、短チヤネル効果が小さい
等の種々の利点を有する。

なお、本発明に関連する公知文献としては、シリコン結
晶体の接合面同士を直接密着させて熱処理を行うことに
よりシリコン結晶体を接合する方法に関する特開昭６０
−１２１７７６号公報が挙げられる。

〔発明が解決しようとする問題点〕

しかしながら、上述の超薄膜トランジスタは、超薄膜の
活性領域を形成すること自体が難しいという問題がある
。しかも、ソース・ドレインの抵抗を小さくするために
は、これらのソース・ドレインが形成される部分が薄す
ぎると好ましくないので、活性領域のみを超薄膜にする
ことが望まれる。

従って本発明の目的は、活性領域のみが超薄膜の半導体
装置を提供することにある。

本発明の他の目的は、活性領域のみが超薄膜の半導体装
置を容易に製造することができる半導体装置の製造方法
を提供することにある。

〔問題点を解決するための手段］ 本発明による半導体装置は、絶縁性基板（例えば絶縁膜
２．４を表面に有する半導体基板３）上の半導体層（例
えば半導体層１ｃ）に素子が形成された半導体装置にお
いて、実質的に平坦な表面を有する半導体層に他の部分
よりも薄い部分が選択的に形成され、この薄い部分に活
性領域が形成−されている。

また、本発明による半導体装置の製造方法は、半導体基
板（例えば半導体基板ｌ）の一方の主面に第１の溝及び
この第１の溝よりも深い第２の溝（例えば溝１ａ、ｌｂ
）を形成する工程と、半導体基板の一方の主面側を絶縁
性基板（例えば絶縁膜４を表面に有する半導体基板３）
に接着する工程と、半導体基板の他方の主面側から半導
体基板を第２の溝に達するまで研削する工程と、半導体
基板の研削により形成される半導体層（例えば半導体層
１ｃ）のうちの第１の溝に対応する部分に選択的に形成
される他の部分よりも薄い部分を活性領域として用いて
素子を形成する工程とを有する。

〔作用〕

本発明による半導体装置の上記した手段によれば、活性
領域の部分を超薄膜とすることにより、活性領域のみが
超薄膜の半導体装置を得ることができる。

本発明による半導体装置の製造方法の上記した手段によ
れば、第１及び第２の溝の深さの選定により超薄膜の活
性領域を容易に形成することができ、これによって活性
領域のみが超薄膜の半導体装置を容易に製造することが
できる。

［実施例〕 以下、本発明の一実施例について図面を参照しながら説
明する。この実施例は、本発明をＭＯ３ＬＳＩに適用し
た実施例である。

第１図〜第５図は、本発明の一実施例によるＭＯ３ＬＳ
　Ｉの製造方法を工程順に示す断面図である。

第１図に示すように、まず例えばｐ型シリコン基板のよ
うな半導体基板ｌの一方の主面から例えば反応性イオン
エツチング（ＲＩＥ）による選択エツチングを行うこと
により、深さｄ＋　の溝１ａ及びこの溝１ａよりも深い
深さｃｔｚ　　（＞ａ、　）の溝１ｂを形成する。次に
、この半導体基板ｌを熱酸化し、この熱酸化により形成
されたＳｉＯ□膜をエツチング除去することにより、Ｒ
’ＩＥによる上記エツチング時に半導体基板１の表面層
に生じた結晶欠陥を除去する。

次に第２図に示すように、半導体基板１の上記主面に例
えば熱酸化により例えばＳｉＯ□膜のような絶縁膜２を
形成する。

次に第３図に、示すように、例えばシリコン基板のよう
な半導体基板３の表面に例えばＳｉＯｘ膜のような平坦
な表面を有する絶縁膜４を形成したものを別に用意し、
この半導体基板３上に上記半導体基板１をその絶縁膜２
が絶縁膜４に接触するように載せ、この状態で熱処理を
行うことによりこれらの半導体基板１．３同士を接着す
る。

次に、上記半導体基板１の他方の主面からこの半導体基
板１を溝１ｂの底に達するまで、すなわちこの溝１ｂの
底に形成されている絶縁膜２が露出するまで研削する。

これによって、第４図に示すように、例えばｐ型シリコ
ン層のような単結晶の半導体層１ｃが形成される。上記
研削は、大部分は機械的研削であるラッピングにより行
い、最後に機械的作用及び化学的作用を併用したポリッ
シングにより行う、この場合、ラッピングにより生じる
損傷の深さが約２μｍ程度であることを考慮して、溝１
ｂの底に形成されている絶縁膜４の表面からの高さが約
２μｍ程度となるまでラッピングを行い、この後ポリッ
シングを行う。このポリッシングの際には、硬度の高い
絶縁膜２がストッパーとして働くので、この絶縁膜２が
露出した段階でポリッシングは自動的に停止される。

上記半導体層１ｃのうちの溝１ａに対応する部分、すな
わち活性領域となる部分の厚さは、溝１ａ、、ｌｂの深
さの差ｄｚ　　ｄｔ　とこれらの溝１ａ。

１ｂを形成するためのエツチングの精度とで決定される
。さらに、このＬＳＩにおける素子間分離は、上記ポリ
ッシングの終了と同時に、溝１ｂに対応する部分におけ
る絶縁膜２及び空気層Ａにより行うことができる。

次に、上記半導体層１ｃの表面を熱酸化することにより
例えばＳｉＯ□膜のような絶縁膜を形成し、さらにこの
絶縁膜上に例えばＣＶＤ法により例えば多結晶Ｓｉ膜を
形成した後、これらの多結晶Ｓｉ膜及び絶縁膜をエツチ
ングにより所定形状にパターンニングして、第５図に示
すように、ゲート絶縁膜５及びゲート電極６を形成する
。次に、これらのゲート電極６及びゲート絶縁膜５をマ
スクとして上記半導体層１ｃにｎ型不純物をイオン注入
することにより、このゲート電極６に対して自己整合的
に例えばｎ゛型のソース領域７及びドレイン領域８を形
成する。これらのゲート電極６、ソース領域７及びドレ
イン領域８により、ｎチャネルＭＯＳ　Ｆ　ＥＴが構成
される。次に、例えばＣＶＤ法により例えばリンシリケ
ートガラス（ＰＳＧ）膜９を全面に形成した後、このＰ
ＳＧ膜９の所定部分をエツチング除去することにより開
口９ａ、９ｂを形成する。この後、これらの開口９ａ、
９ｂを通じて上記ソース領域７及びドレイン領域８にそ
れぞれ例えばアルミニウムの電極１０．１１を形成し、
これによって目的とするＭＯ３ＬＳＩを完成させる。

本実施例によれば、上述のように深さｄ、　、ｄ。

の溝１ａ、１ｂを形成した半導体基板ｌを半導体基板３
と接着し、その後に半導体基板１を研削することにより
半導体層１ｃを形成しているので、これらの溝１ａ、ｌ
ｂの深さｄｔ　、ｄｚの選定により例えば数百人程度以
下の厚さの超薄膜の活性領域を容易にしかも制御性良く
形成することができる。また、このｎチャネルＭＯ３Ｆ
ＥＴのソース領域７及びドレイン領域８は、活性領域に
比べて厚く構成されているので、これらのソース領域７
及びドレイン領域８を十分に低抵抗化することができる
。すなわち、本実施例によれば、活性領域のみが超薄膜
の超薄膜トランジスタを容易に得ることができる。しか
も、この超薄膜トランジスタは単結晶の半導体層１ｃに
より構成されているので、極めて高性能である。

以上、本発明の実施例につき具体的に説明したが、本発
明は、上述の実施例に限定されるものではなく、本発明
の技術的思想に基づく各種の変形が可能である。

例えば、第５図に示す空気層Ａの部分は、例えば５ｉｆ
ｔのような絶縁物により埋めることも可能である。また
、研削の際のストッパーとなる絶縁膜２としては、例え
ば５ｉｚＮ４膜を用いることも可能である。

〔発明の効果〕

本発明による半導体装置によれば、実質的に平坦な表面
を有する半導体層に他の部分よりも薄い部分が選択的に
形成され、この薄い部分に活性領域が形成されているの
で、活性領域のみが超薄膜の半導体装置を得ることがで
きる。

また、本発明による半導体装置の製造方法によれば、半
導体基板の一方の主面に第１の溝及びこの第１の溝より
も深い第２の溝を形成する工程と、上記半導体基板の上
記一方の主面側を絶縁性基板に接着する工程と、上記半
導体基板の他方の主面側から上記半導体基板を上記第２
の溝に達するまで研削する工程と、上記半導体基板の上
記研削により形成される半導体層のうちの上記第１の溝
に対応する部分に選択的に形成される他の部分よりも薄
い部分を活性領域として用いて素子を形成する工程とを
有するので、活性領域のみが超薄膜の半導体装置を容易
に製造することができる。

【図面の簡単な説明】

第１図〜第５図は本発明の一実施例によるＭＯ３ＬＳＩ
の製造方法を工程順に示す断面図である。 図面における主要な符号の説明 １．３：半導体基板、　　１ａ、■ｂ＝溝、　ＩＣ二半
導体層、　２．４：絶縁膜、　６：ゲート電極、　　７
：ソース領域、　　８ニドレイン領域。 代理人　　　弁理士　杉　浦　正　知 −リＣ７ｔイ列 一宝堵イ社イダ“１ 第２図 一賞施イＪ’Ｊ 第５図 ユ　　　ｌ

Claims (1)

1. 【特許請求の範囲】 １、絶縁性基板上の半導体層に素子が形成された半導体
   装置において、 実質的に平坦な表面を有する上記半導体層に他の部分よ
   りも薄い部分が選択的に形成され、この薄い部分に活性
   領域が形成されていることを特徴とする半導体装置。 ２、半導体基板の一方の主面に第１の溝及びこの第１の
   溝よりも深い第２の溝を形成する工程と、上記半導体基
   板の上記一方の主面側を絶縁性基板に接着する工程と、 上記半導体基板の他方の主面側から上記半導体基板を上
   記第２の溝に達するまで研削する工程と、上記半導体基
   板の上記研削により形成される半導体層のうちの上記第
   １の溝に対応する部分に選択的に形成される他の部分よ
   りも薄い部分を活性領域として用いて素子を形成する工
   程とを有することを特徴とする半導体装置の製造方法。