JPH01175294A - 回路基板 - Google Patents
回路基板Info
- Publication number
- JPH01175294A JPH01175294A JP62334836A JP33483687A JPH01175294A JP H01175294 A JPH01175294 A JP H01175294A JP 62334836 A JP62334836 A JP 62334836A JP 33483687 A JP33483687 A JP 33483687A JP H01175294 A JPH01175294 A JP H01175294A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- resistor
- pattern
- circuit board
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はガラス基板を用い、このガラス基板上に抵抗お
よびコンデンサが混在して形成される回路基板に関する
ものである。
よびコンデンサが混在して形成される回路基板に関する
ものである。
従来の技術
従来、回路基板に実装される電子部品として、半導体部
品はパッケージされた物が用いられ、他の個別部品はデ
ィスクリートの物が用いられることが多かった。しかし
、近年、実装面積の削減、コストダウンの目的のために
、半導体部品としてパッケージされてないペアチップを
実装し、基板上に個別部品を印刷、焼成して構成された
回路基 板を用いた製品が多くなってきた。
品はパッケージされた物が用いられ、他の個別部品はデ
ィスクリートの物が用いられることが多かった。しかし
、近年、実装面積の削減、コストダウンの目的のために
、半導体部品としてパッケージされてないペアチップを
実装し、基板上に個別部品を印刷、焼成して構成された
回路基 板を用いた製品が多くなってきた。
ガラス基板上に半導体部品をフェースダウンしく素子形
成面をガラス基板に向けて実装し）、フリップチップ実
装した例を第２図に示す。半導体チップ１は、ガラス基
板２の上に形成された配線のんパターン３に、半導体チ
ップｌの電極部に形成されたＡｕバンプ４を熱圧着させ
て実装されている。
成面をガラス基板に向けて実装し）、フリップチップ実
装した例を第２図に示す。半導体チップ１は、ガラス基
板２の上に形成された配線のんパターン３に、半導体チ
ップｌの電極部に形成されたＡｕバンプ４を熱圧着させ
て実装されている。
また、個別部品の抵抗とコンデンサを同じガラス基板２
の上に形成した例を第３図と第４図に示す。抵抗５は第
３図に示すように、ガラス基板２の上の配線のＡｕパタ
ーン３の間に抵抗体のＲｕ２Ｏ３の薄膜６を形成して構
成され、コンデンサ７は第４図に示すように、ガラス基
板２の上の配線のんパターン３の上に高誘電体のＰｄＴ
ｉ２Ｏ．からなる絶総膜８を形成し、さらにその上に第
２層Ｍパターン９を形成して構成されている。コンデン
サ７はＡｕパターン３．９を両方の電極としている。
の上に形成した例を第３図と第４図に示す。抵抗５は第
３図に示すように、ガラス基板２の上の配線のＡｕパタ
ーン３の間に抵抗体のＲｕ２Ｏ３の薄膜６を形成して構
成され、コンデンサ７は第４図に示すように、ガラス基
板２の上の配線のんパターン３の上に高誘電体のＰｄＴ
ｉ２Ｏ．からなる絶総膜８を形成し、さらにその上に第
２層Ｍパターン９を形成して構成されている。コンデン
サ７はＡｕパターン３．９を両方の電極としている。
発明が解決しようとする問題点
しかし、従来のコンデンサ７の構成ではんパターンを２
度印刷、焼成する必要があり、ガラス基板２の１に構成
しようとするコンデンサ７の数が少ない場合、特に工数
増加によるコストダウンメリットの減少となっていた。
度印刷、焼成する必要があり、ガラス基板２の１に構成
しようとするコンデンサ７の数が少ない場合、特に工数
増加によるコストダウンメリットの減少となっていた。
本発明は上記問題点を解決するものであり、工数を削減
し、コストダウンが図れる回路基板を提供することを目
的とするものである。
し、コストダウンが図れる回路基板を提供することを目
的とするものである。
問題点を解決するための手段
と記問題点を解決するため本発明は、部品実装基板にガ
ラス基板を用い、前記ガラス基板上に抵抗およびコンデ
ンサの一方の極となるパターンをＲｕ２Ｏ．で形成し、
前記コンデンサの一方の極とななる配線パターンと前記
抵抗に接続される配線パターンとをんで形成してなるも
のである。
ラス基板を用い、前記ガラス基板上に抵抗およびコンデ
ンサの一方の極となるパターンをＲｕ２Ｏ．で形成し、
前記コンデンサの一方の極とななる配線パターンと前記
抵抗に接続される配線パターンとをんで形成してなるも
のである。
作用
上記構成によれば、コンデンサをガラス基板にて構成さ
れた部品実装基板上に構成するにあたり、コンデンサの
一方の電極を抵抗を形成するＲｕ２Ｏ。
れた部品実装基板上に構成するにあたり、コンデンサの
一方の電極を抵抗を形成するＲｕ２Ｏ。
で形成し、コンデンサの他方の電極を、抵抗に接続され
る配線パターンの形成と同時にひとつの勤パターンで形
成する。よって、抵抗とコンデンサが混在する回路基板
の工数は、従来のように抵抗を形成し、コンデンサの両
方の極をＡｕパターンで形成する回路基板の工数より少
なくなる。
る配線パターンの形成と同時にひとつの勤パターンで形
成する。よって、抵抗とコンデンサが混在する回路基板
の工数は、従来のように抵抗を形成し、コンデンサの両
方の極をＡｕパターンで形成する回路基板の工数より少
なくなる。
実施例
以下、本発明の一実施例を図面に基づいて説明する。
第１図（ａ）および第１図（ｂ）は本発明の回路基板の
断面図および抵抗、コンデンサ部の平面図である。
断面図および抵抗、コンデンサ部の平面図である。
第１図（ａ）、（ｂ）において、部品実装基板であるガ
ラス基板１１の上に半導体チップ１２が実装され、抵抗
１３およびコンデンサ１４が形成されて回路基板が構成
されている。
ラス基板１１の上に半導体チップ１２が実装され、抵抗
１３およびコンデンサ１４が形成されて回路基板が構成
されている。
第１図（ａ）に示す上記回路基板の形成方法を説明する
。まず、ガラス基板１１の上に抵抗１３およびコンデン
サ１４の一方の極となるパターンをＲｕ２Ｏ３の薄膜１
５で形成し、コンデンサ１４の一方の極となるＲｕ２Ｏ
，のパターンの薄膜１５の上に高誘導体で絶縁体のＰｄ
Ｔｉ２Ｏ３の絶縁膜１６を形成し、さらに、このＰｄＴ
ｉ！０３の絶縁膜１Ｇの上に形成されてコンデンサ１４
の他方の極となる配線パターンと、抵抗１３に接続され
る配線パターンと、抵抗１３とコンデンサ１４の一方の
極とを接続するパターンとを同じＡｕパターン１７で形
成する。Ｒｕ２Ｏ．の比抵抗は数１０Ωメロであり、第
１図（ｂ）に示すように、コンデンサ１４の下の一方の
電極として用いる部分は充分広い幅をとることで抵抗値
を小さくできる。
。まず、ガラス基板１１の上に抵抗１３およびコンデン
サ１４の一方の極となるパターンをＲｕ２Ｏ３の薄膜１
５で形成し、コンデンサ１４の一方の極となるＲｕ２Ｏ
，のパターンの薄膜１５の上に高誘導体で絶縁体のＰｄ
Ｔｉ２Ｏ３の絶縁膜１６を形成し、さらに、このＰｄＴ
ｉ！０３の絶縁膜１Ｇの上に形成されてコンデンサ１４
の他方の極となる配線パターンと、抵抗１３に接続され
る配線パターンと、抵抗１３とコンデンサ１４の一方の
極とを接続するパターンとを同じＡｕパターン１７で形
成する。Ｒｕ２Ｏ．の比抵抗は数１０Ωメロであり、第
１図（ｂ）に示すように、コンデンサ１４の下の一方の
電極として用いる部分は充分広い幅をとることで抵抗値
を小さくできる。
次にＡｕパターン１７に半導体チップ１２の電極部に形
成されたＡｕバンプ１８を熱圧着させて半導体チップ１
２を実装し回路基板が形成される。
成されたＡｕバンプ１８を熱圧着させて半導体チップ１
２を実装し回路基板が形成される。
このように、従来のコンデンサの両方の極をＡｕパター
ンで形成した回路基板の工数と比較して、コンデンサの
一方の極をＲｕ２Ｏ３の薄膜１５で代用し、他方の極を
他の配線パターンと同じＡｕパターンで形成するため、
Ａｕパターンを形成する工程が少なくて済み、コストダ
ウンを図ることができる。
ンで形成した回路基板の工数と比較して、コンデンサの
一方の極をＲｕ２Ｏ３の薄膜１５で代用し、他方の極を
他の配線パターンと同じＡｕパターンで形成するため、
Ａｕパターンを形成する工程が少なくて済み、コストダ
ウンを図ることができる。
発明の効果
以上のように本発明によれば、コンデンサをガラス基板
にて構成された部品実装基板上に形成するにあたり、コ
ンデンサの一方の電極を抵抗を形成するＲｕ２Ｏ３で形
成し、他方の電極を、抵抗に接続される配線パターンと
同じＡｕパターンで形成することにより、抵抗とコンデ
ンサが混在する回路基板の工数を、コンデンサの両極を
Ａｕパターンで形成する回路基板の工数より削減するこ
とができ、コストダウンを図ることができる。
にて構成された部品実装基板上に形成するにあたり、コ
ンデンサの一方の電極を抵抗を形成するＲｕ２Ｏ３で形
成し、他方の電極を、抵抗に接続される配線パターンと
同じＡｕパターンで形成することにより、抵抗とコンデ
ンサが混在する回路基板の工数を、コンデンサの両極を
Ａｕパターンで形成する回路基板の工数より削減するこ
とができ、コストダウンを図ることができる。
第１図（ａ）および（ｂ）は本発明の一実施例を示す回
路基板の断面図および抵抗、コンデンサ部の平面因、第
２図は従来の半導体チップを実装した回路基板の断面図
、第３図は従来の抵抗を基板上に形成した回路基板の断
面図、第４図は従来のコンデンサを基板上に形成した回
路基板の断面図である。 １１・・・ガラス基板、１３・・・抵抗、１４・・・コ
ンデンサ、１５−Ｒｕ２Ｏ３（７） ｎ膜、１６−Ｐｄ
Ｔｉ 、Ｏ８の絶縁膜、１７ ・・・Ａｕパターン。
路基板の断面図および抵抗、コンデンサ部の平面因、第
２図は従来の半導体チップを実装した回路基板の断面図
、第３図は従来の抵抗を基板上に形成した回路基板の断
面図、第４図は従来のコンデンサを基板上に形成した回
路基板の断面図である。 １１・・・ガラス基板、１３・・・抵抗、１４・・・コ
ンデンサ、１５−Ｒｕ２Ｏ３（７） ｎ膜、１６−Ｐｄ
Ｔｉ 、Ｏ８の絶縁膜、１７ ・・・Ａｕパターン。
Claims (1)
- １．部品実装基板にガラス基板を用い、前記ガラス基板
上に抵抗およびコンデンサの一方の極となるパターンを
Ｒｕ＿２Ｏ＿３で形成し、前記コンデンサの一方の極と
なるＲｕ＿２Ｏ＿３のパターン上に高誘電体で絶縁体の
ＰｄＴｉ＿２Ｏ＿３を形成し、前記ＰｄＴｉ＿２Ｏ＿３
の上に形成されて前記コンデンサの他方の極となる配線
パターンと前記抵抗に接続される配線パターンとをＡｕ
で形成してなる回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62334836A JP2545107B2 (ja) | 1987-12-28 | 1987-12-28 | 回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62334836A JP2545107B2 (ja) | 1987-12-28 | 1987-12-28 | 回路基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01175294A true JPH01175294A (ja) | 1989-07-11 |
| JP2545107B2 JP2545107B2 (ja) | 1996-10-16 |
Family
ID=18281764
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62334836A Expired - Lifetime JP2545107B2 (ja) | 1987-12-28 | 1987-12-28 | 回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2545107B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0387055A (ja) * | 1989-08-30 | 1991-04-11 | Nec Corp | 薄膜コンデンサおよびその製造方法 |
| JPH03108752A (ja) * | 1989-09-22 | 1991-05-08 | Nec Corp | 半導体装置 |
-
1987
- 1987-12-28 JP JP62334836A patent/JP2545107B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0387055A (ja) * | 1989-08-30 | 1991-04-11 | Nec Corp | 薄膜コンデンサおよびその製造方法 |
| JPH03108752A (ja) * | 1989-09-22 | 1991-05-08 | Nec Corp | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2545107B2 (ja) | 1996-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07211995A (ja) | インピーダンス制御された可撓性回路の形成方法およびその装置 | |
| JPH0462866A (ja) | 表面実装部品の実装方法 | |
| JPH01175294A (ja) | 回路基板 | |
| JP2552582Y2 (ja) | ハイブリッドｉｃ用集合基板 | |
| JPH0210571B2 (ja) | ||
| JPS5914693A (ja) | プリント基板装置の製造方法 | |
| JPH05327222A (ja) | セラミック多層配線基板 | |
| JPH03203212A (ja) | 複合チップ部品及びその製造方法 | |
| US6801439B2 (en) | Multiple network electronic component | |
| JPH01283809A (ja) | チップ形電子部品 | |
| JPH03133136A (ja) | 集積回路用パッケージの製造方法 | |
| JPH0646675B2 (ja) | セラミツク多層回路基板およびその製造方法 | |
| JPH0225276B2 (ja) | ||
| JP3002857B2 (ja) | バンプ電極およびバンプ電極を持った部品 | |
| JPS61144049A (ja) | 混成集積回路用基板 | |
| JPH03116797A (ja) | 厚膜表面実装回路 | |
| JPS60160691A (ja) | 厚膜パタ−ン形成方法 | |
| JPH0365034B2 (ja) | ||
| JPS582066Y2 (ja) | 多層配線板 | |
| JPH04303989A (ja) | 厚膜回路基板 | |
| JPS6144453A (ja) | 混成集積回路の製造方法 | |
| WO1979000860A1 (fr) | Condensateur en ceramique et methode pour sa fabrication | |
| JPS5820159B2 (ja) | 交叉配線を有する薄膜回路基板の製造方法 | |
| JPH0399470U (ja) | ||
| JPS6142159A (ja) | 電子回路パツケ−ジ |