JPH01177499U - - Google Patents
Info
- Publication number
- JPH01177499U JPH01177499U JP7290488U JP7290488U JPH01177499U JP H01177499 U JPH01177499 U JP H01177499U JP 7290488 U JP7290488 U JP 7290488U JP 7290488 U JP7290488 U JP 7290488U JP H01177499 U JPH01177499 U JP H01177499U
- Authority
- JP
- Japan
- Prior art keywords
- address
- input
- terminal
- column
- row
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000011159 matrix material Substances 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 3
Description
第１図は本考案の第１の実施例の構成図、第２
図は第１の実施例の動作のタイミングを示した図
、第３図は従来のＲＯＭ装置を用いたＤＲＡＭと
ＲＯＭを混載したシステムの構成図。第４図は本
考案のＲＯＭ装置を用いたＤＲＡＭとＲＯＭを混
載したシステムの構成図。 １……アドレス入力端子、２……入力端
子、３……入力端子、４……行アドレスラ
ツチ、５……列アドレスラツチ、６……メモリセ
ルマトリツクス、７……出力バツフア、８……タ
イミング生成回路、９……アドレスをＤＲＡＭ向
けに多重加して出力するＣＰＵ、１０……アドレ
スデコーダ、１１，１２……ＤＲＡＭ、１３……
デマルチプレクサ、１４……アドレスデコーダ、
１５……従来のＲＯＭ装置、１６……本考案のＲ
ＯＭ装置、１７……多重加されたアドレスバス、
１８……データバス。
図は第１の実施例の動作のタイミングを示した図
、第３図は従来のＲＯＭ装置を用いたＤＲＡＭと
ＲＯＭを混載したシステムの構成図。第４図は本
考案のＲＯＭ装置を用いたＤＲＡＭとＲＯＭを混
載したシステムの構成図。 １……アドレス入力端子、２……入力端
子、３……入力端子、４……行アドレスラ
ツチ、５……列アドレスラツチ、６……メモリセ
ルマトリツクス、７……出力バツフア、８……タ
イミング生成回路、９……アドレスをＤＲＡＭ向
けに多重加して出力するＣＰＵ、１０……アドレ
スデコーダ、１１，１２……ＤＲＡＭ、１３……
デマルチプレクサ、１４……アドレスデコーダ、
１５……従来のＲＯＭ装置、１６……本考案のＲ
ＯＭ装置、１７……多重加されたアドレスバス、
１８……データバス。
Claims (1)
- アドレスを行アドレスと列アドレスの２回にわ
けて入力するアドレス入力端子と、行アドレスが
アドレス入力端子に入力されていることを知る
端子と、列アドレスがアドレス入力端子に入
力されていることを知る端子と、入力され
た行アドレスを保持する行アドレスラツチと、入
力された列アドレスを保持する列アドレスラツチ
と、ＲＯＭとしてのデータを蓄えるメモリセルマ
トリツクスと、メモリセルマトリツクスの出力を
入力端子がＬｏｗレベルの時外部に出力す
る出力バツフアを有する読み出し専用メモリ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7290488U JPH01177499U (ja) | 1988-05-31 | 1988-05-31 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7290488U JPH01177499U (ja) | 1988-05-31 | 1988-05-31 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01177499U true JPH01177499U (ja) | 1989-12-19 |
Family
ID=31298057
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7290488U Pending JPH01177499U (ja) | 1988-05-31 | 1988-05-31 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01177499U (ja) |
-
1988
- 1988-05-31 JP JP7290488U patent/JPH01177499U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01177499U (ja) | ||
| JPH0356983U (ja) | ||
| JPS62135257U (ja) | ||
| JPS62199962U (ja) | ||
| JPS61128347A (ja) | メモリアドレス設定方式 | |
| JPS62175357U (ja) | ||
| JPH02143646U (ja) | ||
| JPS61189351U (ja) | ||
| JPS63157899U (ja) | ||
| JPS6348246U (ja) | ||
| JPS6397149U (ja) | ||
| JPS63163540U (ja) | ||
| JPH02145447U (ja) | ||
| JPS6218758U (ja) | ||
| JPS5839799U (ja) | 半導体読み出し専用メモリ装置 | |
| JPH0267433U (ja) | ||
| JPH0255341U (ja) | ||
| JPS62121652U (ja) | ||
| JPH01119228U (ja) | ||
| JPS61128748U (ja) | ||
| JPH01127040U (ja) | ||
| JPS60123042U (ja) | マイクロコンピユ−タのエミユレ−タ | |
| JPS59151222A (ja) | ダイレクトメモリアクセス方式によるメモリ間デ−タ転送方式 | |
| JPH0299446U (ja) | ||
| JPS62179663U (ja) |