JPH01177794A - デジタルビデオエンコーダ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、コンポーネントビデオ信号を外部から供給
されている基準のビデオ信号に同期してコンポジットビ
デオ信号を形成する際に好適なデジタルビデオエンコー
ダに関するものである。

〔発明の概要〕

本発明のデジタルビデオエンコーダは、外部から供給さ
れている基準のカラーバースト信号に同期してシステム
クロックを形成し、このシステムクロックより高い周波
数のデータクロックによって、少なくとも水平同期信号
及び色副搬送波信号波形が形成できるようなデータが格
納されているメモリ手段を読み出し、この読み出された
データを使用してコンポーネントビデオ信号をコンポジ
ットビデオ信号に変換するようにしているので、水平同
期信号とカラーバースト信号の位相（ＳＣＨ位相）を所
定の値に保持した状態で、外部の基準ビデオ信号に同期
したコンポジットビデオ信号を高い精度で出力すること
ができる。

〔従来の技術〕

放送局等においては、番組の製作、編集、運行等を行な
うために複数のビデオソースから得られるビデオ信号の
同期を相互にとることが必要になる。

そこで、一般には同一局内では同一の同期信号（Ｇｅｎ
　１ｏｃｋ）で各ビデオ信号の同期関係を確立すること
が行なわれているが、特定のビデオソース間では双方の
同期関係が確立したビデオ信号を形成するために例えば
、コンポーネントビデオ信号を外部から供給される他の
同期信号に同期してコンポジットビデオ信号に変換する
デジタルビデオエンコーダが使用されている。

〔発明が解決しようとする問題点〕

ところで、例えばコンポーネントビデオ信号を再生する
デジタルＶＴＲでは、本来、装置内のシステムクロック
によってきわめて高い精度のコンポジットビ、デオ信号
を発生することができるが、外部から供給されるビデオ
信号（ブラックビデオ信号）と同期させるときはその同
期信号とカラーバースト信号の位相（ＳＣＨ位相）がく
ずれていると１例えばＲ５−１７ＯＡの規格に沿った正
確なコンポジットビデオ信号を形成することが困難にな
るという問題がある。

以下、この点について説明する。

近年、より良質なビデオ信号を形成するため、例えば第
８図に示すようにカラーバースト信号ｅｓｃの正のゼロ
クロス点と、水平同期信号Ｈｓのリーディングエツジの
５０％のレベルが第１フイールドの１０ラインに於て、
±４０°の位相差（ＳＣＨ位相）以内で一致することが
推薦されている。

そこで、外部からデジタルテープレコーダに供給されて
いる基準ビデオ信号がこの規格を満足しているときは、
外部のカラーバースト信号の位相と一致とするシステム
クロック（４ｆｓｃ）を形成し、このシステムクロック
によってデジタルビデオエンコーダを動作させると、Ｓ
ＣＨ位相も満足したコンポジットビデオ信号を発生させ
ることができる筈である。

しかしながら、外部から供給される基準のビデオ信号が
この規格からずれているときは、そのカラーバースト信
号の位相に合致した４ｆｓｃ（ｆｓｃは色副搬送波周波
数）のシステムクロックをＰＬＬ回路によって発生し、
デジタルビデオエンコーダのシステムクロックにすると
、水平同期信号の発生位相がシステムクロックの単位で
設定されるため、外部から供給されている水平信号と一
致しなくなるという問題がある。

そこで、従来はデジタルビデオエンコーダのシステムク
ロックを外部の水平同期信号によってロックしたものを
使用し、この水平同期信号を基準としてシステムクロッ
ク（４ｆｓｃ）を形成する方式が考えられていたが、こ
の場合はシステムクロックのジッタが大きくなり、実用
に供しないばかりか、例えば、ＰＡＬテレビ方式にみら
れるように水平周波数ｆＨと色副搬送波周波数ｆＳＣが
単純に正数倍関係にない場合は、システムクロック信号
の発生がきわめて困難になるという問題があった。

〔問題点を解決するための手段〕

本発明は、かかる問題点にかんがみてなされたもので外
部から供給される基準のカラーバースト信号に同期して
いるシステムクロックを形成し、さらに、このシステム
クロックより高い周波数のデータクロックによって形成
されたアドレスデータによって色副搬送波信号及び同期
信号を発生してコンポジットビデオ信号を出力するため
のデジタルエンコーダを動作させるようにすると共に、
外部から供給される水平同期信号と、デジタルビデオエ
ンコーダから出力されるコンポジットビデオ信号の水平
同期信号の位相差を検出し、この位相差に対応して前記
アドレスデータの出力タイミングを制御するように構成
している。

〔作用〕

基準の水平同期信号とデジタルビデオエンコーダに供給
されている水平同期信号の位相差によってアドレスデー
タの出力タイミングが制御され。

水平同期信号波形及びカラーパースト信号の信号波形が
読み出されるように構成しているので、エンコードされ
たコンポジットビデオ信号は、外部から入力されている
同期信号と一致し、かつＰＡＬ方式の場合でも容易に所
定のＳＣＨ位相規格を満たすことができる。

〔実施例〕

第１図は、本発明の一実施例を示すデジタルビデオエン
コーダの主要部をブロック図としたもので、ｌは本発明
のデジタルビデオエンコーダの外部から供給される同期
基準となるビデオ信号（基準ビデオ信号）が入力されて
いる波形分離回路であって、この回路で分離されたカラ
ーバースト信号ｅｓｃは、位相同期発生回路（以下ＰＬ
Ｌ回路という）２に入力され例えば４ｆｓｃ（ｆｓｃは
色副搬送波周波数）のシステムクロック（Ｔｓｃ）を形
成している。

又、この波形分離回路ｌで分離された水平同期信号（Ｈ
ｓ）は位相比較器３に入力され、本発明のビデオエンコ
ーダで形成されたコンポジットビデオ信号の水平同期信
号との位相差情報をローパスフィルタ４から出力するよ
うに構成されている。

５、及び６はシステムクロックからアドレスデータを形
成する第１及び第２のアドレスデータ発生器を示し、後
述するようにアドレスデータの歩道量が設定回路５Ａ、
６Ａによって与えられ、又、アドレスデータの発生位置
が前記した位相差情報に基づいて定められるように構成
されている。

７は水平同期信号Ｈ５の立上がり及び立下がり波形を形
成するデータが格納されている第１のメモリ（ＲＯＭ）
を示し、この第１のメモリ７の読み出しデータはアドレ
スデータの歩進度を変更することによってカラーバース
ト信号のエンベロープ波形の生成や垂直同期信号波形の
発生等にも使用することができる。

８は第２のアドレスデータ発生器６の出力によって読み
出される第２のメモリ（ＲＯＭ）を示し、この第２のメ
モリ８には色副搬送波周波数ｆｓｃのＳｉｎ波形、及び
Ｃｏｓ波形を形成するデータが格納されている。

９は前記第１のメモリ７から出力されたデータ情報Ａを
輝度信号Ｙ、及び色差信号Ｂ−Ｙ　、Ｒ−Ｙに付加する
データセレクタを示す。

１０はデジタルビデオエンコーダに入力されるコンポー
ネントビデオ信号（Ｙ　、　Ｒ−Ｙ　、　Ｂ−Ｙ）に同
期信号を付加しコンポジットビデオ信号に変換するデジ
タルエンコード部を示し、加算回路１１Ａ、ＩＩＢ、Ｉ
ＩＣ，搬送波抑圧変調器（以下、単に平衡変調器という
）１２Ａ、１２Ｂ、加算回路１３．１４から構成されて
いる。

１５はＤ／Ａ変換器、１６はローパスフィルタを示し、
このローパスフィルタ１６から出力されるコンポジット
ビデオ信号は同期分離回路１７によって水平同期信号が
分離され、前記位相比較器３に帰還されている。

以下１本発明のデジタルビデオエンコーダの動作の概要
を説明する。。

外部から入力された同期基準のビデオ信号から分離され
たカラーパースト信号ｅｓｃによってＰＬＬ回路２に同
期がかけられ１例えばエンコーダのシステムクロックと
なる４ｆｓｃのクロック信号が形成される。そして、こ
のシステムクロックによってアトにスデータ発生器５．
６が駆動され、第１のメモリ７からはＡ情報として、水
平同期信号の立上がり、及び立下がり波形のデータが出
力され、データセレクタ９を介して輝度信号Ｙに供給さ
れる。したがって、アドレスデータを所定のタイミング
で出力すると、Ｙ信号には第２図（ａ）に示すように水
平同期信号Ｈｓが付加され同様な立上がり、及び立下が
り特性を有する垂直同期信号も図示しないシステムコン
トローラの制御信号に基づいて供給することができる。

又、第２のメモリ８からは９０°位相の異なる色副搬送
波信号がＢ情報、及びＣ情報として出力され、平衡変調
器１２Ａ、１２Ｂに供給される。

そして色差信号Ｒ−Ｙ　、Ｂ−Ｙは直角２相変調されて
加算回路１３から搬送色信号として出力される。

そして同期信号が付加されているＹ信号と加算回路１４
で合成されることになる。

なお、第１のメモリ７の格納データは、例えば、第３図
で示すようにパルスの立下がり波形を周波数的に有効に
示す５ｉｎ２バー波形とすることが好ましい。

この５ｉｎ２バー波形はよく知られているように。

とされており、この波形データの読み出しアドレスデー
タａ。を逆方向に加えることによって同期信号の立上が
り波形も実現できる。

第１及び第２のメモリ７．８を読み出すアドレスデータ
ａｎを形成するデータのクロック周期はシステムクロッ
クの周期より短く設定する０例えば、このデータクロッ
クはＰＡＬ方式の場合はオフセット周波数となる４　／
　６２５　ｆ　Ｈの位相差を修正できる値とすることが
好ましい。

第１のメモリ７の読み出しアドレスデータａｎの歩進度
を小さくすると、同一のクロックで読み出される波形の
勾配がゆるやかになり、バースト信号のエンベロープ波
形として使用できるからバースト部分では設定回路５Ａ
によってアドレスデータの歩進度を変化し、データセレ
クタ９に入力されているバースト位置信号（Ｂ　Ｔ　Ｐ
）で色差信号（Ｒ−Ｙ、Ｂ−Ｙ）側に付加すると、この
部分に第２図（ｂ）に示すようにバースト信号ｅｓｃの
エンベロープを付加することができる。

本発明のデジタルビデオエンコーダでは前記メモリ７．
８に対する読み出しアドレスデータに水平同期信号の位
相差に対応する遅延を与えるために、アドレスデータ発
生器５．６に対して位相比較器３の位相差情報Δｔが与
えられる。

今、データクロックの周期をＴＣＫ％アドレスデータの
歩進量をす、移相量をＣとすると、アドレスデータａｎ
は ａｎ＝　ｂ　ｔ　＋　ｃ　　　　　（ｂ＝ＴｃｇＸＮ＋
）（ｃ　＝　ＴＣＫＸ　ＮＯ） によって与えられ、移相量はデータクロッの周期ＴＣＩ
Ｉの単位で制御できることになる。

第４図は、アドレスデータ発生器の一例を示す実施例で
ある。

この図において、２０はシステムクロックＴｓｃによっ
て同期されているデータクロックＴＣＫの発生器、２１
は計数値Ｎｌ　で２進コードのプリセット値すを出力す
るカウンタである。

カウンタ２１はスタートパルスＰｓによってデータクロ
ックＴＣＫのカウントを開始し、プリセット値すになる
とその値を保持し、加算器２２に入力する。加算器２２
の出力は所定のタイミング【でラッチ回路２３を介して
再びもとのプリセット値すに加算されａｎ＝ｂ、２ｂ、
３ｂ、４ｂ、・・ｎｂを出力し、アドレスデータａｎを
形成する。

２４はスタートパルスによってデータクロックＴＣＫを
計数するカウンタを示し、そのカウント値Ｎｏが位相差
情報Δｔで与えられる所定のプリセット値Ｃとなった後
は、ブリップフロップ２５を反転し、その後にラッチ回
路２３の入力データを加算器２２に取り込み加算動作を
行わせるものである。

なお、２６はアドレスデータの読出し方向や最大値等を
制御するアドレスデータ制御部を示す。

したがって、このアドレスデータ発生器によると、第５
図に示すようにシステムクロックＴｓｃによってデータ
クロックＴＣにが発生し、カウンタ２１に入力されてい
るプリセット値ｂｏ（ｂｌ）を歩進量（ｎ・Ｔｃに）と
してアドレスデータａｎ。

（ａｎＩ）が形成される。

歩進量ｂＯ＜ｂｌ　であれば、このアドレスデータａｎ
ｌｏａｎｏによって読み出される５ｉｎ２波形メモリ８
の立下がり波形は第６図実線又は点線に示すように勾配
が変化し、メモリ８のデータを同期信号及びカラーバー
ストのエンベロープ波形の発生に共用することができる
。

又、位相差情報としてΔｔがカウンタ２４に入力されて
いると、カウント値が位相差情報に対応するプリセット
値Ｃになるまではラッチ回路２３の出力データは更新さ
れない。

したがって、第５図のａ。０＋Δｔアドレスデータに示
すようにＣの期間はアドレスデータがａＯであり、アド
レスデータａｎの最小値が出力されるが、Δｔ＝Ｃを経
過したのちに、ラッチ回路２３の出力が入力データを取
り込み更新されると、アドレスデータはａｌ、Ｂ２．Ｂ
３・・・・・・・ａｎ　と更新される。

したがって、このときはメモリからの読み出しデータに
よるエツジ波形は第６図の一点鎖線で示すように遅延時
間Δｔ＝Ｃが付加されることになる。

なお、遅延情報となる設定値Ｃｏのときに位相差情報Δ
１＝０となるようにスタートパルスを設定すると、Ｃ＜
　Ｇ　ｏのときは外部の同期信号に対してエンコーダの
同期信号を進めることができ、Ｃ＞　Ｃｏでおくれ位相
の水平同期信号を出力することができる。

又、この発明のデジタルビデオエンコーダは位相差情報
Δｔによって読み出される第２のメモリ８のアドレスデ
ータも同様にアドレスデータ発生器６においてコントロ
ールされるから、水平同期信号とカラーバースト信号の
位相差（ＳＣＨ）は常に０又は所定の範囲内にすること
ができ、ＲＡ−１７０規格を満足し、かつ外部の同期信
号と一致するコンポジットビデオ信号を出力することが
できる。

なお、ＰＡＬ方式の場合は、前記位相差情報Δｔに対し
て、さらにＩＦ毎にＰＡＬ方式の色副搬送波に生じるオ
フセット（４／６２５）ｆＨを補正するためのオフセッ
ト情報を与えるようにすればよい。

アドレスデータ発生器５，６としては上記した第４図の
実施例に限定されることなくａｎ＝ｂｔ＋Ｃの形でアド
レスデータが形成されるものであれば、他の制御回路に
よることもできる。

第１のメモリ７としては、その情報データがＳ　ｉｎ２
バーとなる波形データとしたが、周波数的に有効なパル
ス波形の立上がり、又は立下がりに近似する直線近似の
波形データを使用することができ、例えば第７図にみら
れるように中央部分ｔ＋＜ｔ＜ｔ２はＹ＝Ｂ、ｔとし、
両端の０＜１＜　ｔ　ｒ　、　ｌ　＞　ｔ　＞　ｔ　２
でｙ＝Ｂ２ｔ　（Ｂｌ　＞Ｂ２　）となる−次直線関数
のデータとしてもよい。

〔発明の効果〕

以上説明したように本発明のデジタルビデオエンコーダ
は、外部から供給される基準ビデオ信号のカラーバース
ト信号に同期してシステムクロックを形成すると共に、
このシステムクロックより、さらに高い周期のデータク
ロックによって形成されたアドレスデータにより同期信
号波形と色副搬送波信号を形成し、コンポーネントビデ
オ信号をコンポジットビデオ信号にエンコーダするよう
に構成されているから、同期信号のリーディングエツジ
とサブキャリアの位相（ＳＣＨ位相）が正確に設定され
、かつ、同期信号の位相が外部の基準ビデオ信号の位相
と一致したビデオ出力を得ることができるという効果が
ある。

又、同期信号とサブキャリヤの周波数関係にオフセット
を生じるようなＰＡＬ方式のエンコーダに採用したとき
も容易にＳＣＨ位相を正確に保つことができるという利
点がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図（
ａ）　、（ｂ）は同期信号を付加した輝度信号とカラー
バースト信号を付加した搬送色信号の波形図、第３図は
同期信号の立上がり、又は立下がりエツジを形成するた
めのメモリ（ＲＯＭ）のアドレスデータａｎを示す波形
図、第４図はアドレスデータ発生器の一例を示すブロッ
ク図、第５図はアドレスデータのタイミング波形図、第
６図は同期信号及びカラーバースト信号のエンベロープ
の立上がり波形図、第７図は直線近似の立上がり波形図
、第８図はＳＣＨ位相の説明波形図である。 図中、ｌは波形分離回路、２はＰＬＬ回路、３は位相比
較器、５，６は第１．第２のアドレスデータ発生器、７
，８は第１．第２のメモリ（ＲＯＭ）、９はデータセレ
クタ、ｌＯはデジタルエンコード部、１７は同期分離回
路を示す。 第２図 第３図 スタート 一上−−− ＼ ｓｃ

Claims (2)

【特許請求の範囲】
1. （１）外部から入力された基準となるカラーバースト信
   号に同期してシステムクロックを発生するシステムクロ
   ック発生器と、前記システムクロックに同期してアドレ
   スデータを出力する第１及び第２のアドレスデータ発生
   器と、前記第１及び第２のアドレスデータ発生器の出力
   によって同期信号のエッジ波形データ及び変調用の色副
   搬送波データが読み出される第１及び第２のメモリ手段
   と、前記第１のメモリ手段から得られたエッジ信号波形
   によって形成された同期信号を輝度信号に付加し、前記
   第２のメモリ手段から得られた色副搬送波信号で色差信
   号を変調してコンポジットビデオ信号を出力するデジタ
   ルエンコーダ回路とを設け、前記デジタルエンコーダか
   ら出力されるコンポジットビデオ信号の水平同期信号と
   、前記外部から入力された基準となる水平同期信号の位
   相差情報によって前記第１のアドレスデータの出力タイ
   ミングをコントロールし、同期をとるように構成されて
   いることを特徴とするデジタルビデオエンコーダ。
2. （２）第１のメモリ手段が直線近似のエッジ波形データ
   とされていることを特徴とする特許請求の範囲の範囲第
   （１）項に記載したデジタルビデオエンコーダ。