JPH05199532A - ディジタルカラーエンコーダ - Google Patents
ディジタルカラーエンコーダInfo
- Publication number
- JPH05199532A JPH05199532A JP661392A JP661392A JPH05199532A JP H05199532 A JPH05199532 A JP H05199532A JP 661392 A JP661392 A JP 661392A JP 661392 A JP661392 A JP 661392A JP H05199532 A JPH05199532 A JP H05199532A
- Authority
- JP
- Japan
- Prior art keywords
- constant
- color difference
- balanced modulation
- digital
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Processing Of Color Television Signals (AREA)
Abstract
(57)【要約】
【目的】 簡単な回路構成で、サンプルレートクロッ
ク、画素数の異なるＣＣＤ、ＮＴＳＣ／ＰＡＬ方式に拘
束されること無く、ディジタル直交平衡変調が可能なデ
ィジタルカラーエンコーダを提供する。 【構成】 直交平衡変調用の定数を計算するマイコン
と、上記定数を記憶するメモリと、色差信号に上記定数
を乗算する乗算器と、変調された色差信号Ｒ−ＹとＢ−
Ｙを加算する加算器と、３．５８ＭＨｚのバンドパスフ
ィルタにより構成される。
ク、画素数の異なるＣＣＤ、ＮＴＳＣ／ＰＡＬ方式に拘
束されること無く、ディジタル直交平衡変調が可能なデ
ィジタルカラーエンコーダを提供する。 【構成】 直交平衡変調用の定数を計算するマイコン
と、上記定数を記憶するメモリと、色差信号に上記定数
を乗算する乗算器と、変調された色差信号Ｒ−ＹとＢ−
Ｙを加算する加算器と、３．５８ＭＨｚのバンドパスフ
ィルタにより構成される。
Description
【０００１】
【産業上の利用分野】本発明は、ビデオカメラの平衡変
調に関するものである。
調に関するものである。
【０００２】
【従来の技術】図７は特公昭５８−７１５号公報に示さ
れたディジタルカラーエンコーダの構成図である。同図
において１５，１６，１７，１８はＡ／Ｄコンバータ、
１９は周波数逓倍回路、２０，２１，２２は乗算器、２
３，２４，２５，２６，２７は加算器、２８，２９，３
０，３１は乗算器、３２，３３，３４，３５は１桁シフ
トレジスタ、３６，３７，３８はシフトレジスタ、３
９，４０は加算器、４１は変調色信号出力端子である。
れたディジタルカラーエンコーダの構成図である。同図
において１５，１６，１７，１８はＡ／Ｄコンバータ、
１９は周波数逓倍回路、２０，２１，２２は乗算器、２
３，２４，２５，２６，２７は加算器、２８，２９，３
０，３１は乗算器、３２，３３，３４，３５は１桁シフ
トレジスタ、３６，３７，３８はシフトレジスタ、３
９，４０は加算器、４１は変調色信号出力端子である。
【０００３】次に動作について説明する。ＮＴＳＣの方
式カラーテレビジョン信号の搬送色信号は、図８に示す
ように色差信号Ｒ−ＹとＢ−Ｙを平衡変調した２つのベ
クトル合成によって構成される。図９６はそれぞれ９０
度の位相差を有する４つのベクトルのベクトル合成によ
って搬送色信号を構成したもので、これら４つのベクト
ルは図５より明らかなように、Ｒ−Ｙ及びＢ−Ｙそれぞ
れの色差信号成分についての振幅の代数和はそれぞれ零
となり、且つ、それぞれのベクトル和は図８に示す従来
の平衡変調におけるそれぞれのベクトル図に一致する。
式カラーテレビジョン信号の搬送色信号は、図８に示す
ように色差信号Ｒ−ＹとＢ−Ｙを平衡変調した２つのベ
クトル合成によって構成される。図９６はそれぞれ９０
度の位相差を有する４つのベクトルのベクトル合成によ
って搬送色信号を構成したもので、これら４つのベクト
ルは図５より明らかなように、Ｒ−Ｙ及びＢ−Ｙそれぞ
れの色差信号成分についての振幅の代数和はそれぞれ零
となり、且つ、それぞれのベクトル和は図８に示す従来
の平衡変調におけるそれぞれのベクトル図に一致する。
【０００４】輝度信号はＡ／Ｄコンバータ１５によって
色副搬送周波数のｆｓｃの４逓倍した４ｆｓｃの標本化
周波数を用いて標本化してディジタル信号に変換する。
一方Ｒ，Ｇ，Ｂ信号はＡ／Ｄコンバータ１６，Ａ／Ｄコ
ンバータ１７，Ａ／Ｄコンバータ１８によってｆｓｃの
周波数で、それぞれの位相が、上記した周波数４ｆｓｃ
の標本化パルスと同期した４相の標本化パルスを用いて
ディジタル信号に変換する。Ｒ，Ｇ，Ｂ信号のディジタ
ル信号は、それぞれ乗算器２０，乗算器２１，乗算器２
２に導いて、図７に示すよう、0.010011,0.10011,0.000
11の２進数によるディジタル乗算を行い、これらの乗算
器出力において、Ｒ，Ｇ，Ｂ信号に対して0.30,0.59,0.
11の利得をもたせるようにディジタル演算を施し、加算
器２３によって輝度信号を形成する。
色副搬送周波数のｆｓｃの４逓倍した４ｆｓｃの標本化
周波数を用いて標本化してディジタル信号に変換する。
一方Ｒ，Ｇ，Ｂ信号はＡ／Ｄコンバータ１６，Ａ／Ｄコ
ンバータ１７，Ａ／Ｄコンバータ１８によってｆｓｃの
周波数で、それぞれの位相が、上記した周波数４ｆｓｃ
の標本化パルスと同期した４相の標本化パルスを用いて
ディジタル信号に変換する。Ｒ，Ｇ，Ｂ信号のディジタ
ル信号は、それぞれ乗算器２０，乗算器２１，乗算器２
２に導いて、図７に示すよう、0.010011,0.10011,0.000
11の２進数によるディジタル乗算を行い、これらの乗算
器出力において、Ｒ，Ｇ，Ｂ信号に対して0.30,0.59,0.
11の利得をもたせるようにディジタル演算を施し、加算
器２３によって輝度信号を形成する。
【０００５】また、上記のように形成した輝度信号と
Ｒ，Ｇ，Ｂ信号のディジタル信号を加算器２４，加算器
２５，加算器２６，加算器２７によって加算することに
よりディジタル色差信号Ｂ−Ｙ，Ｒ−Ｙ，−Ｂ＋Ｙ，−
Ｒ＋Ｙを形成する。ついで、Ｂ−Ｙおよび−Ｂ＋Ｙのデ
ィジタル色差信号は、乗算器２８，乗算器２９により1/
2.03倍され、Ｒ−Ｙおよび−Ｒ＋Ｙのディジタル色差信
号は乗算器３０，乗算器３１により1/1.14倍され、更に
１桁シフトレジスタ３２，１桁シフトレジスタ３３，１
桁シフトレジスタ３４，１桁シフトレジスタ３５により
1/2 の利得を与える。
Ｒ，Ｇ，Ｂ信号のディジタル信号を加算器２４，加算器
２５，加算器２６，加算器２７によって加算することに
よりディジタル色差信号Ｂ−Ｙ，Ｒ−Ｙ，−Ｂ＋Ｙ，−
Ｒ＋Ｙを形成する。ついで、Ｂ−Ｙおよび−Ｂ＋Ｙのデ
ィジタル色差信号は、乗算器２８，乗算器２９により1/
2.03倍され、Ｒ−Ｙおよび−Ｒ＋Ｙのディジタル色差信
号は乗算器３０，乗算器３１により1/1.14倍され、更に
１桁シフトレジスタ３２，１桁シフトレジスタ３３，１
桁シフトレジスタ３４，１桁シフトレジスタ３５により
1/2 の利得を与える。
【０００６】上記のディジタル演算によって図９の振幅
に調整したディジタル色差信号のうち、Ｂ−Ｙ信号はそ
のまま加算器３９に導き、−Ｂ＋Ｙ，Ｒ−Ｙ，−Ｒ＋Ｙ
の各色差信号はそれぞれシフトレジスタ３６，シフトレ
ジスタ３７，シフトレジスタ３８に導き、４ｆｓｃのク
ロックパルスにより１クロック１／４ｆｓｃの時間の割
合でそれぞれ２クロック、３クロック、１クロック分の
位相遅延を与えた上で加算器３９に導き、Ｂ−Ｙ信号を
基準にして１／４ｆｓｃ間隔で−Ｒ＋Ｙ，−Ｂ＋Ｙ，Ｒ
−Ｙ信号のディジタル色差信号の配列を繰り返すように
した図９の各ベクトルに対応する４相の搬送色信号を形
成し、その加算出力を加算器４０に導いてディジタル輝
度信号に加算し、その加算出力として、標準方式カラー
テレビジョン信号を４ｆｓｃの標本化周波数により標本
化してディジタル化した信号が出力端子４２より得られ
る。
に調整したディジタル色差信号のうち、Ｂ−Ｙ信号はそ
のまま加算器３９に導き、−Ｂ＋Ｙ，Ｒ−Ｙ，−Ｒ＋Ｙ
の各色差信号はそれぞれシフトレジスタ３６，シフトレ
ジスタ３７，シフトレジスタ３８に導き、４ｆｓｃのク
ロックパルスにより１クロック１／４ｆｓｃの時間の割
合でそれぞれ２クロック、３クロック、１クロック分の
位相遅延を与えた上で加算器３９に導き、Ｂ−Ｙ信号を
基準にして１／４ｆｓｃ間隔で−Ｒ＋Ｙ，−Ｂ＋Ｙ，Ｒ
−Ｙ信号のディジタル色差信号の配列を繰り返すように
した図９の各ベクトルに対応する４相の搬送色信号を形
成し、その加算出力を加算器４０に導いてディジタル輝
度信号に加算し、その加算出力として、標準方式カラー
テレビジョン信号を４ｆｓｃの標本化周波数により標本
化してディジタル化した信号が出力端子４２より得られ
る。
【０００７】
【発明が解決しようとする課題】従来のディジタルカラ
ーエンコーダは以上のように構成されているので、色副
搬送周波数ｆｓｃの整数倍でディジタル変換を行わない
と直行平衡変調を行うことができないという問題点があ
った。
ーエンコーダは以上のように構成されているので、色副
搬送周波数ｆｓｃの整数倍でディジタル変換を行わない
と直行平衡変調を行うことができないという問題点があ
った。
【０００８】上記回路構成はＮＴＳＣ方式対応でありＰ
ＡＬ方式はまた別途回路を設けなければならないという
問題点があった。
ＡＬ方式はまた別途回路を設けなければならないという
問題点があった。
【０００９】色副搬送周波数ｆｓｃの整数倍でディジタ
ル変換を行うため光電変換を行うＣＣＤの画素数が限定
されるという問題点があった。
ル変換を行うため光電変換を行うＣＣＤの画素数が限定
されるという問題点があった。
【００１０】本発明は上記の問題点を解消するためにな
されたもので、簡単な回路構成でディジタルカラーエン
コーダを得ることを目的としている。
されたもので、簡単な回路構成でディジタルカラーエン
コーダを得ることを目的としている。
【００１１】
【課題を解決するための手段】本発明に係るディジタル
カラーエンコーダは、色差信号に平衡変調用の定数を乗
算する乗算器と、平衡変調用の定数を出力するメモリ
と、アドレス発生器と、変調した色差信号を加算する加
算器と、バンドパスフィルタとを具備し、色差信号にメ
モリから出力された定数を乗じて平衡変調するものであ
る。
カラーエンコーダは、色差信号に平衡変調用の定数を乗
算する乗算器と、平衡変調用の定数を出力するメモリ
と、アドレス発生器と、変調した色差信号を加算する加
算器と、バンドパスフィルタとを具備し、色差信号にメ
モリから出力された定数を乗じて平衡変調するものであ
る。
【００１２】また、色差信号に平衡変調用の定数を乗算
する乗算器と、平衡変調用の定数を出力するメモリと、
アドレス発生器と、メモリへ平衡変調用の定数を出力す
るマイコンと、変調した色差信号を加算する加算器と、
バンドパスフィルタとを具備し、マイコンから平衡変調
用の定数をメモリに書き込み、色差信号にメモリから出
力された定数を乗じて平衡変調するものである。
する乗算器と、平衡変調用の定数を出力するメモリと、
アドレス発生器と、メモリへ平衡変調用の定数を出力す
るマイコンと、変調した色差信号を加算する加算器と、
バンドパスフィルタとを具備し、マイコンから平衡変調
用の定数をメモリに書き込み、色差信号にメモリから出
力された定数を乗じて平衡変調するものである。
【００１３】さらにまた、色差信号に平衡変調用の定数
を乗算する乗算器と、平衡変調用の定数を出力するメモ
リと、アドレス発生器と、メモリへ平衡変調用の定数を
出力するマイコンと、変調した色差信号を加算する加算
器と、バンドパスフィルタとを具備し、マイコンから平
衡変調用の定数を水平走査線の４ライン分、メモリに書
き込み、色差信号にメモリから出力された定数を乗じて
平衡変調するものである。
を乗算する乗算器と、平衡変調用の定数を出力するメモ
リと、アドレス発生器と、メモリへ平衡変調用の定数を
出力するマイコンと、変調した色差信号を加算する加算
器と、バンドパスフィルタとを具備し、マイコンから平
衡変調用の定数を水平走査線の４ライン分、メモリに書
き込み、色差信号にメモリから出力された定数を乗じて
平衡変調するものである。
【００１４】
【作用】本発明に係るディジタルカラーエンコーダは、
画素毎のディジタルデータに、メモリから出力された定
数を乗算する。
画素毎のディジタルデータに、メモリから出力された定
数を乗算する。
【００１５】また、本発明に係るディジタルカラーエン
コーダは、画素毎のディジタルデータに、マイコンによ
り算出され、メモリから出力された定数を乗算する。
コーダは、画素毎のディジタルデータに、マイコンによ
り算出され、メモリから出力された定数を乗算する。
【００１６】さらにまた、本発明に係るディジタルカラ
ーエンコーダは、画素毎のディジタルデータに１ライン
毎に切り換えられる、メモリから出力されるデータを乗
算する。
ーエンコーダは、画素毎のディジタルデータに１ライン
毎に切り換えられる、メモリから出力されるデータを乗
算する。
【００１７】
【実施例】実施例１．図１は本発明の一実施例によるデ
ィジタルカラーエンコーダを示すブロック線図である。
図において、１はＣＣＤ、２はプロセス回路、３はＡ／
Ｄコンバータ、４は駆動回路、５はタイミングジェネレ
ータ（以下ＴＧと称する）、６はプロセス回路、７は乗
算器、８は乗算器、９は加算器、１０はＢＰＦ、１１は
メモリ、１２はアドレス発生器、１３はディジタル輝度
信号出力端子、１４はディジタル変調色信号出力端子で
ある。
ィジタルカラーエンコーダを示すブロック線図である。
図において、１はＣＣＤ、２はプロセス回路、３はＡ／
Ｄコンバータ、４は駆動回路、５はタイミングジェネレ
ータ（以下ＴＧと称する）、６はプロセス回路、７は乗
算器、８は乗算器、９は加算器、１０はＢＰＦ、１１は
メモリ、１２はアドレス発生器、１３はディジタル輝度
信号出力端子、１４はディジタル変調色信号出力端子で
ある。
【００１８】以下、図を参照して説明する。ＣＣＤ１に
より光電変換された映像信号はプロセス回路２によりＣ
ＤＳ，ＡＧＣ等の信号処理を行う。駆動回路４はＴＧ５
から入力されるセンサ読みだしクロックによりＣＣＤを
駆動させる駆動パルスを発生する。プロセス回路２から
出力された映像信号はＡ／Ｄコンバータ３によりセンサ
読みだしクロックの周波数でディジタル変換される。そ
の後ディジタル映像信号はプロセス回路６により色分
離、ホワイトバランス、マトリクス等の信号処理をさ
れ、プロセス回路６から、ディジタル輝度信号およびデ
ィジタル色差信号が出力される。
より光電変換された映像信号はプロセス回路２によりＣ
ＤＳ，ＡＧＣ等の信号処理を行う。駆動回路４はＴＧ５
から入力されるセンサ読みだしクロックによりＣＣＤを
駆動させる駆動パルスを発生する。プロセス回路２から
出力された映像信号はＡ／Ｄコンバータ３によりセンサ
読みだしクロックの周波数でディジタル変換される。そ
の後ディジタル映像信号はプロセス回路６により色分
離、ホワイトバランス、マトリクス等の信号処理をさ
れ、プロセス回路６から、ディジタル輝度信号およびデ
ィジタル色差信号が出力される。
【００１９】図２は本発明の平衡変調用の定数を示す図
である。Ａはプロセス回路から出力される色差信号であ
り、センサ読みだしクロック周波数でディジタル変換さ
れているため１／（センサ読みだしクロック）間隔の画
素ごとのディジタルデータである。Ｂは色副搬送波で周
波数はｆｓｃ（３．５８ＭＨｚ）である。画素間、すな
わちディジタル変換時のサンプリング周波数が３．５８
ＭＨｚのナイキスト周波数を満たしていれば、それぞれ
の画素の１に対応する色副搬送波の定数ｋ１，ｋ２，ｋ
３・・・・を乗ずれば、ｆｓｃ（３．５８ＭＨｚ）に変調を
行うことができる。また、ＣはＢの色副搬送波に比べπ
／２位相が遅れた周波数ｆｓｃの色副搬送波である。
である。Ａはプロセス回路から出力される色差信号であ
り、センサ読みだしクロック周波数でディジタル変換さ
れているため１／（センサ読みだしクロック）間隔の画
素ごとのディジタルデータである。Ｂは色副搬送波で周
波数はｆｓｃ（３．５８ＭＨｚ）である。画素間、すな
わちディジタル変換時のサンプリング周波数が３．５８
ＭＨｚのナイキスト周波数を満たしていれば、それぞれ
の画素の１に対応する色副搬送波の定数ｋ１，ｋ２，ｋ
３・・・・を乗ずれば、ｆｓｃ（３．５８ＭＨｚ）に変調を
行うことができる。また、ＣはＢの色副搬送波に比べπ
／２位相が遅れた周波数ｆｓｃの色副搬送波である。
【００２０】プロセス回路６から出力された色差信号Ｒ
−Ｙは乗算器７によりメモリ１１から出力される定数ｋ
１，ｋ２，ｋ３・・・・と乗算されｆｓｃの周波数で変調さ
れる。また、色差信号Ｂ−Ｙは乗算器８によりメモリ１
１から出力されるｓ１，ｓ２，ｓ３・・・・と乗算され、上
記の変調された色差信号Ｒ−Ｙに比べπ／２、位相が遅
れたｆｓｃの周波数で変調される。アドレス回路１２は
メモリ１１のデータのアドレスを指定する。
−Ｙは乗算器７によりメモリ１１から出力される定数ｋ
１，ｋ２，ｋ３・・・・と乗算されｆｓｃの周波数で変調さ
れる。また、色差信号Ｂ−Ｙは乗算器８によりメモリ１
１から出力されるｓ１，ｓ２，ｓ３・・・・と乗算され、上
記の変調された色差信号Ｒ−Ｙに比べπ／２、位相が遅
れたｆｓｃの周波数で変調される。アドレス回路１２は
メモリ１１のデータのアドレスを指定する。
【００２１】図３はＮＴＣＳ方式の色副搬送波の位相と
ラインおよびフィールドとの関係を示す図である。ＮＴ
ＳＣ方式では色副搬送波は図３に示すように、１ライン
毎に位相は反転する。また、１フィールド毎に図３に示
すようＣはＢに比べて位相はπ／２分遅れる。よって、
図２に示すように色差信号Ｒ−Ｙはｎライン（Ｎフィー
ルド）ではｋ１，ｋ２，ｋ３・・・・の定数が乗算され、ｎ
＋１ライン（Ｎフィールド）ではｋ’１，ｋ’２，ｋ’
３・・・・の定数が乗算される。また、次のフィールド（Ｎ
＋１フィールド）では図２Ｄに示すよう図２Ｂに比べ位
相がπ遅れた色副搬送波の定数が乗算される。色差信号
Ｂ−Ｙはｎライン（Ｎフィールド）ではｓ１，ｓ２，ｓ
３・・・・の定数が乗算され、ｎ＋１ライン（Ｎフィール
ド）ではｓ’１，ｓ’２，ｓ’３・・・・の定数が乗算され
る。また、色差信号Ｒ−Ｙと同様にＮ＋１フィールドで
は図２Ｅに示すように図２Ｃに比べ位相がπ遅れた色副
搬送波の定数が乗算される。
ラインおよびフィールドとの関係を示す図である。ＮＴ
ＳＣ方式では色副搬送波は図３に示すように、１ライン
毎に位相は反転する。また、１フィールド毎に図３に示
すようＣはＢに比べて位相はπ／２分遅れる。よって、
図２に示すように色差信号Ｒ−Ｙはｎライン（Ｎフィー
ルド）ではｋ１，ｋ２，ｋ３・・・・の定数が乗算され、ｎ
＋１ライン（Ｎフィールド）ではｋ’１，ｋ’２，ｋ’
３・・・・の定数が乗算される。また、次のフィールド（Ｎ
＋１フィールド）では図２Ｄに示すよう図２Ｂに比べ位
相がπ遅れた色副搬送波の定数が乗算される。色差信号
Ｂ−Ｙはｎライン（Ｎフィールド）ではｓ１，ｓ２，ｓ
３・・・・の定数が乗算され、ｎ＋１ライン（Ｎフィール
ド）ではｓ’１，ｓ’２，ｓ’３・・・・の定数が乗算され
る。また、色差信号Ｒ−Ｙと同様にＮ＋１フィールドで
は図２Ｅに示すように図２Ｃに比べ位相がπ遅れた色副
搬送波の定数が乗算される。
【００２２】上記のことにより、ｆｓｃの周波数で変調
された色差信号は加算器９により色差信号Ｒ−Ｙと色差
信号Ｂ−Ｙを加算し、３．５８ＭＨｚの周波数特性を持
つＢＰＦ１０を通すことにより平衡変調された色差信号
が得られ、ディジタル色差信号出力端子１４から出力さ
れる。
された色差信号は加算器９により色差信号Ｒ−Ｙと色差
信号Ｂ−Ｙを加算し、３．５８ＭＨｚの周波数特性を持
つＢＰＦ１０を通すことにより平衡変調された色差信号
が得られ、ディジタル色差信号出力端子１４から出力さ
れる。
【００２３】実施例２．図４は本発明の他の実施例によ
るディジタルカラーエンコーダを示すブロック線図であ
る。図において、１〜１０，１２〜１４は実施例１と同
様であり説明を省略する。４２はＲＡＭ、４３はマイコ
ンである。
るディジタルカラーエンコーダを示すブロック線図であ
る。図において、１〜１０，１２〜１４は実施例１と同
様であり説明を省略する。４２はＲＡＭ、４３はマイコ
ンである。
【００２４】以下、図を参照して説明する。図における
プロセス回路６からディジタル輝度信号、およびディジ
タル色差信号を出力するまでは実施例１と同様であり説
明を省略する。
プロセス回路６からディジタル輝度信号、およびディジ
タル色差信号を出力するまでは実施例１と同様であり説
明を省略する。
【００２５】Ａ／Ｄコンバータ３はＴＧ５から出力され
るセンサ読みだしクロックでディジタル変換を行うた
め、ＣＣＤの画素数が異なることにより、センサ読みだ
しクロックの異なるＣＣＤによって、当然ディジタルデ
ータのサンプリングレイトも異なる。マイコン４３は用
いられるＣＣＤのセンサ読みだしクロックによって乗算
器７，乗算器８で乗算を行うＲＡＭ４２から出力される
変調用の定数の計算を行い、ＲＡＭ４２に出力する。図
５に示されるようにＡのＣＣＤを用いたときはｋ１，ｋ
２，ｋ３・・・・を、ＢのＣＣＤを用いたときはｓ１，ｓ
２，ｓ３・・・・をマイコン４３から出力する。ＲＡＭ４２
はマイコン４３から出力されるデータを記憶し、アドレ
ス発生器のアドレスにしたがって、乗算器７，乗算器８
へ出力する。
るセンサ読みだしクロックでディジタル変換を行うた
め、ＣＣＤの画素数が異なることにより、センサ読みだ
しクロックの異なるＣＣＤによって、当然ディジタルデ
ータのサンプリングレイトも異なる。マイコン４３は用
いられるＣＣＤのセンサ読みだしクロックによって乗算
器７，乗算器８で乗算を行うＲＡＭ４２から出力される
変調用の定数の計算を行い、ＲＡＭ４２に出力する。図
５に示されるようにＡのＣＣＤを用いたときはｋ１，ｋ
２，ｋ３・・・・を、ＢのＣＣＤを用いたときはｓ１，ｓ
２，ｓ３・・・・をマイコン４３から出力する。ＲＡＭ４２
はマイコン４３から出力されるデータを記憶し、アドレ
ス発生器のアドレスにしたがって、乗算器７，乗算器８
へ出力する。
【００２６】乗算器７，乗算器８はディジタル色差信号
とＲＡＭ４２から出力されるデータと乗算を行い、加算
器９により色差信号Ｒ−Ｙと色差信号Ｂ−Ｙを加算し、
３．５８ＭＨｚの周波数特性を持つＢＰＦ１０を通すこ
とにより平衡変調された色差信号が得られ、ディジタル
色差信号出力端子１４から出力される。
とＲＡＭ４２から出力されるデータと乗算を行い、加算
器９により色差信号Ｒ−Ｙと色差信号Ｂ−Ｙを加算し、
３．５８ＭＨｚの周波数特性を持つＢＰＦ１０を通すこ
とにより平衡変調された色差信号が得られ、ディジタル
色差信号出力端子１４から出力される。
【００２７】ＰＡＬ方式においても、上記と同様にその
カメラシステムに用いられるＣＣＤのセンサ読みだしク
ロックによりマイコン４３で平衡変調用の定数を計算
し、ＲＡＭ４２に出力すれば、ＰＡＬ方式における直交
平衡変調も可能であることはいうまでもない。
カメラシステムに用いられるＣＣＤのセンサ読みだしク
ロックによりマイコン４３で平衡変調用の定数を計算
し、ＲＡＭ４２に出力すれば、ＰＡＬ方式における直交
平衡変調も可能であることはいうまでもない。
【００２８】実施例３．この実施例にも図４を用いる。
図において、１〜１０，１２〜１４，４２，４３は実施
例２と同様であり説明を省略する。
図において、１〜１０，１２〜１４，４２，４３は実施
例２と同様であり説明を省略する。
【００２９】以下、図を参照して説明する。図における
プロセス回路６からディジタル輝度信号、およびディジ
タル色差信号を出力するまでは実施例１と同様であり説
明を省略する。
プロセス回路６からディジタル輝度信号、およびディジ
タル色差信号を出力するまでは実施例１と同様であり説
明を省略する。
【００３０】Ａ／Ｄコンバータ３はＴＧ５から出力され
るセンサ読みだしクロックでディジタル変換を行うため
に、センサ読みだしクロックの異なる画素数の異なるＣ
ＣＤによってディジタルデータのサンプリングレイトも
当然異なる。マイコン４３は用いられるＣＣＤのセンサ
読みだしクロックによって乗算器７，乗算器８で乗算を
行うＲＡＭ４２から出力される変調用の定数を計算し、
ＲＡＭ４２に図６に示すＡ，Ｂ，Ｃ，Ｄの定数を４ライ
ン分出力する。ＲＡＭ４２はマイコン４３から出力され
るデータを記憶する。ＲＡＭ４２によって記憶されるデ
ータを図６に示す。
るセンサ読みだしクロックでディジタル変換を行うため
に、センサ読みだしクロックの異なる画素数の異なるＣ
ＣＤによってディジタルデータのサンプリングレイトも
当然異なる。マイコン４３は用いられるＣＣＤのセンサ
読みだしクロックによって乗算器７，乗算器８で乗算を
行うＲＡＭ４２から出力される変調用の定数を計算し、
ＲＡＭ４２に図６に示すＡ，Ｂ，Ｃ，Ｄの定数を４ライ
ン分出力する。ＲＡＭ４２はマイコン４３から出力され
るデータを記憶する。ＲＡＭ４２によって記憶されるデ
ータを図６に示す。
【００３１】図３に示すＢのラインにおいて色差信号Ｒ
−Ｙは図６Ａに示すデータにより変調を行い、色差信号
Ｂ−Ｙは図６Ｂに示すデータにより変調を行うとする。
次のラインｎ＋１ライン（図３Ｃ）においては、アドレ
ス発生器１２により色差信号Ｒ−ＹにはＲＡＭ４２中の
図６Ｃに示す定数のデータが呼び出されＲＡＭ４２から
出力される。色差信号Ｂ−ＹにはＲＡＭ４２中の図６Ｄ
に示す定数のデータが呼び出されＲＡＭ４２から出力さ
れる。上記のようにＮフィールドにおいては色差信号Ｒ
−Ｙは図６に示されるＡの定数のデータと、Ｃの定数の
データが１ライン毎にＲＡＭ４２から出力され、色差信
号Ｂ−Ｙは図６に示されるＢの定数のデータと、Ｄの定
数データが１ライン毎にＲＡＭ４２から出力される。
−Ｙは図６Ａに示すデータにより変調を行い、色差信号
Ｂ−Ｙは図６Ｂに示すデータにより変調を行うとする。
次のラインｎ＋１ライン（図３Ｃ）においては、アドレ
ス発生器１２により色差信号Ｒ−ＹにはＲＡＭ４２中の
図６Ｃに示す定数のデータが呼び出されＲＡＭ４２から
出力される。色差信号Ｂ−ＹにはＲＡＭ４２中の図６Ｄ
に示す定数のデータが呼び出されＲＡＭ４２から出力さ
れる。上記のようにＮフィールドにおいては色差信号Ｒ
−Ｙは図６に示されるＡの定数のデータと、Ｃの定数の
データが１ライン毎にＲＡＭ４２から出力され、色差信
号Ｂ−Ｙは図６に示されるＢの定数のデータと、Ｄの定
数データが１ライン毎にＲＡＭ４２から出力される。
【００３２】Ｎ＋１フィールドでは、図３に示すＢのラ
インにおいて色差信号Ｒ−Ｙは図６Ｂに示す定数のデー
タがＲＡＭ４２から出力され、色差信号Ｂ−Ｙは図６Ｃ
に示す定数のデータがＲＡＭ４２から出力される。すな
わちＮ＋１フィールドでは色差信号Ｒ−Ｙは図６に示さ
れるＢの定数のデータと、Ｄの定数のデータが１ライン
毎にＲＡＭ４２から出力され、色差信号Ｂ−Ｙは図６に
示されるＣの定数データと、Ａの定数データが１ライン
毎にＲＡＭ４２から出力される。
インにおいて色差信号Ｒ−Ｙは図６Ｂに示す定数のデー
タがＲＡＭ４２から出力され、色差信号Ｂ−Ｙは図６Ｃ
に示す定数のデータがＲＡＭ４２から出力される。すな
わちＮ＋１フィールドでは色差信号Ｒ−Ｙは図６に示さ
れるＢの定数のデータと、Ｄの定数のデータが１ライン
毎にＲＡＭ４２から出力され、色差信号Ｂ−Ｙは図６に
示されるＣの定数データと、Ａの定数データが１ライン
毎にＲＡＭ４２から出力される。
【００３３】ＰＡＬ方式においても図６Ａ，Ｂ，Ｃ，Ｄ
の組み合わせをアドレス発生器１２によって指定するこ
とにより変調できることはいうまでもない。
の組み合わせをアドレス発生器１２によって指定するこ
とにより変調できることはいうまでもない。
【００３４】
【発明の効果】以上のように請求項１の発明によれば、
簡単な回路構成で、ディジタル変換を行うクロックレー
トおよびディジタルデータのクロックレートが色副搬送
波周波数ｆｓｃの整数倍でなくても直交平衡変調を行う
ことができ、任意のＣＣＤに対しても、ＮＴＳＣ／ＰＡ
Ｌ方式の何れに対しても同じ構成で対応できる。
簡単な回路構成で、ディジタル変換を行うクロックレー
トおよびディジタルデータのクロックレートが色副搬送
波周波数ｆｓｃの整数倍でなくても直交平衡変調を行う
ことができ、任意のＣＣＤに対しても、ＮＴＳＣ／ＰＡ
Ｌ方式の何れに対しても同じ構成で対応できる。
【００３５】以上のように請求項２の発明によれば、簡
単な回路構成で、ディジタル変換を行うクロックレート
およびディジタルデータのクロックレートが色副搬送波
周波数ｆｓｃの整数倍でなくても直交平衡変調を行うこ
とができ、任意のＣＣＤに対しても、ＮＴＳＣ／ＰＡＬ
方式の何れに対してもメモリを焼き直すこと無く対応で
きる。
単な回路構成で、ディジタル変換を行うクロックレート
およびディジタルデータのクロックレートが色副搬送波
周波数ｆｓｃの整数倍でなくても直交平衡変調を行うこ
とができ、任意のＣＣＤに対しても、ＮＴＳＣ／ＰＡＬ
方式の何れに対してもメモリを焼き直すこと無く対応で
きる。
【００３６】以上のように請求項３の発明によれば、簡
単な回路構成で、ディジタル変換を行うクロックレート
およびディジタルデータのクロックレートが色副搬送波
周波数ｆｓｃの整数倍でなくても直交平衡変調を行うこ
とができ、任意のＣＣＤに対しても、ＮＴＳＣ／ＰＡＬ
方式の何れに対してもメモリを焼き直すこと無く対応で
きる。また、メモリのデータ容量を大幅に削減できる。
単な回路構成で、ディジタル変換を行うクロックレート
およびディジタルデータのクロックレートが色副搬送波
周波数ｆｓｃの整数倍でなくても直交平衡変調を行うこ
とができ、任意のＣＣＤに対しても、ＮＴＳＣ／ＰＡＬ
方式の何れに対してもメモリを焼き直すこと無く対応で
きる。また、メモリのデータ容量を大幅に削減できる。
【図１】本発明の一実施例によるディジタルカラーエン
コーダを示すブロック線図である。
コーダを示すブロック線図である。
【図２】直交平衡変調用の定数を示す図である。
【図３】色副搬送波の位相とラインおよびフィールドと
の関係を示す図である。
の関係を示す図である。
【図４】本発明の他の実施例によるディジタルエンコー
ダを示すブロック線図である。
ダを示すブロック線図である。
【図５】画素数の異なるＣＣＤに対応した直交平衡変調
用の定数を示す図である。
用の定数を示す図である。
【図６】直交平衡変調用の定数を示す図である。
【図７】従来のディジタルカラーエンコーダを示すブロ
ック線図である。
ック線図である。
【図８】カラーテレビジョン信号の搬送色信号を示すベ
クトル線図である。
クトル線図である。
【図９】ディジタルカラーエンコーダに用いる４相搬送
色信号を示すベクトル線図である。
色信号を示すベクトル線図である。
【符号の説明】 １ ＣＣＤ ２ プロセス回路 ３、１５〜１８ Ａ／Ｄコンバータ ４ 駆動回路 ５ タイミングジェネレータ ６ プロセス回路 ７、８ ２０〜２２、２８〜３１ 乗算器 ９、２３〜２７ ３９、４０ 加算器 １０ バンドパスフィルタ １１ メモリ １２ アドレス発生器 １３ ディジタル輝度信号出力端子 １４ ディジタル変調色信号出力端子 １９ 周波数＊倍回路 ３２〜３５ １桁シフトレジスタ ３６〜３８ シフトレジスタ ４１ ディジタル信号出力端子 ４２ ＲＡＭ ４３ マイコン
Claims (3)
- 【請求項１】 ビデオカメラの平衡変調において、色差
信号に平衡変調用の定数を乗算する乗算器と、平衡変調
用の定数を出力するメモリと、アドレス発生器と、変調
した色差信号を加算する加算器と、バンドパスフィルタ
とを具備し、色差信号にメモリから出力された定数を乗
じて平衡変調することを特徴とするディジタルカラーエ
ンコーダ。 - 【請求項２】 ビデオカメラの平衡変調において、色差
信号に平衡変調用の定数を乗算する乗算器と、平衡変調
用の定数を出力するメモリと、アドレス発生器と、メモ
リへ平衡変調用の定数を出力するマイコンと、変調した
色差信号を加算する加算器と、バンドパスフィルタとを
具備し、マイコンから平衡変調用の定数をメモリに書き
込み、色差信号にメモリから出力された定数を乗じて平
衡変調することを特徴とするディジタルカラーエンコー
ダ。 - 【請求項３】 ビデオカメラの平衡変調において、色差
信号に平衡変調用の定数を乗算する乗算器と、平衡変調
用の定数を出力するメモリと、アドレス発生器と、メモ
リへ平衡変調用の定数を出力するマイコンと、変調した
色差信号を加算する加算器と、バンドパスフィルタとを
具備し、マイコンから平衡変調用の定数を水平走査線の
４ライン分、メモリに書き込み、色差信号にメモリから
出力された定数を乗じて平衡変調することを特徴とする
ディジタルカラーエンコーダ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4006613A JP2670722B2 (ja) | 1992-01-17 | 1992-01-17 | ディジタルカラーエンコーダ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4006613A JP2670722B2 (ja) | 1992-01-17 | 1992-01-17 | ディジタルカラーエンコーダ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05199532A true JPH05199532A (ja) | 1993-08-06 |
| JP2670722B2 JP2670722B2 (ja) | 1997-10-29 |
Family
ID=11643216
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4006613A Expired - Fee Related JP2670722B2 (ja) | 1992-01-17 | 1992-01-17 | ディジタルカラーエンコーダ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2670722B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01177794A (ja) * | 1988-01-08 | 1989-07-14 | Sony Corp | デジタルビデオエンコーダ |
-
1992
- 1992-01-17 JP JP4006613A patent/JP2670722B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01177794A (ja) * | 1988-01-08 | 1989-07-14 | Sony Corp | デジタルビデオエンコーダ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2670722B2 (ja) | 1997-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5414465A (en) | Luminance signal generator with interpolation | |
| US6204878B1 (en) | Image pickup device having interlacing circuitry | |
| KR100247371B1 (ko) | 칼라텔레비젼카메라장치및그신호발생방법 | |
| US5267028A (en) | Solid state image pickup apparatus having luminance control | |
| JPS6247038B2 (ja) | ||
| KR930002120B1 (ko) | 촬상장치의 디지탈신호 처리장치 | |
| KR100238839B1 (ko) | 컬라 텔레비젼 카메라 | |
| US4355327A (en) | Digital color encoder | |
| US4345270A (en) | Solid state digital television camera | |
| US5272524A (en) | Solid state camera apparatus with sample rate conversion to D1 and D2 formats | |
| US4506294A (en) | Solid state camera | |
| EP0068811B1 (en) | Digital colour cameras | |
| GB2069795A (en) | Solid state digital television cameras | |
| JP2670722B2 (ja) | ディジタルカラーエンコーダ | |
| JPH0223076B2 (ja) | ||
| JPS58137380A (ja) | デイジタルカラ−エンコ−ダ | |
| JP3355975B2 (ja) | 色信号処理回路 | |
| JP2751248B2 (ja) | 固体撮像装置の信号処理回路 | |
| JP3263848B2 (ja) | カラーテレビジョンカメラ装置 | |
| JP3017310B2 (ja) | カラー撮像装置 | |
| JP2715163B2 (ja) | 撮像装置 | |
| JP3013479B2 (ja) | カラーテレビジョンカメラ装置 | |
| KR100281787B1 (ko) | 비디오 카메라 | |
| JPH089410A (ja) | 撮像装置 | |
| JPS58715B2 (ja) | デイジタル形カラ−エンコ−ダ− |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20070711 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20080711 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090711 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100711 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100711 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |