JPH04294698A - ビデオ信号処理回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、ビデオ信号処理回路
、特にメモリを用いてデジタル信号処理を行い得るＶＴ
Ｒに好適なビデオ信号処理回路に関する。

【０００２】

【従来の技術】メモリを用いてデジタル信号処理を行な
うＶＴＲがある。例えば、ある種のＶＴＲでは、再生ビ
デオ信号の輝度信号及びクロマ信号に対し、フイールド
メモリを用いてクロマノイズリダクション、時間軸補正
、いわゆるＴＢＣ等を行うものがある。

【０００３】この場合、再生ビデオ信号から抽出された
クロマ信号は、Ａ／Ｄ変換後、デコードされ、色差信号
（ＲーＹ）、（ＢーＹ）でフイールドメモリに書き込ま
れる。そして、周波数が９１０ｆｈ　〔この明細書中、
ｆｈ　は水平走査周波数を表わすものとする〕のリード
クロックでフイールドメモリから読み出された色差信号
（ＲーＹ）、（ＢーＹ）は、エンコーダにて再びクロマ
信号に変換された後にＤ／Ａ　変換される。

【０００４】

【発明が解決しようとする課題】上述の従来技術では、
フイールドメモリのリードクロックの基準として基準ビ
デオ信号を使用することが可能であるが、Ｄ／Ａ　変換
後の再生ビデオ信号の位相は、基準ビデオ信号に対し遅
れているものである。

【０００５】上述の従来技術では、再生ビデオ信号に対
して各種の信号処理を施す間に、同期信号が劣化してし
まうことがあるため、この同期信号と、該同期信号に対
応してバースト信号を付け替えることが必要になる。

【０００６】同期信号及びバースト信号を付け替えるに
際しては、基準ビデオ信号に基づいて同期信号及びバー
スト信号を形成し、該同期信号及びバースト信号を再生
ビデオ信号に所定のタイミングで挿入することが必要で
ある。

【０００７】しかしながら、再生ビデオ信号と基準ビデ
オ信号の間には位相差があるため、基準ビデオ信号に基
づいて形成される同期信号及びバースト信号を、再生ビ
デオ信号に対してそのまま挿入することができないとい
う問題点があった。

【０００８】また、例えば、位相調整のために、同期信
号とバースト信号を、夫々、独立的に位相シフトできる
ことが望まれているが、再生ビデオ信号と基準ビデオ信
号が位相ロックした状態で、同期信号とバースト信号を
、夫々、独立的に位相シフトすることはできないという
問題点があった。

【０００９】従って、この発明の目的は、再生ビデオ信
号の位相を基準ビデオ信号に位相ロックさせると共に、
同期信号及びバースト信号の位相を独立的に可変し得る
ビデオ信号処理回路を提供することにある。

【００１０】

【課題を解決するための手段】この発明にかかるビデオ
信号処理回路は、輝度信号とクロマ信号とが供給され、
輝度信号をデジタル化してメモリに格納し、メモリから
読出された輝度信号のデータに同期信号を挿入してアナ
ログ化する輝度信号処理系と、クロマ信号に対し、デジ
タル化及び色差信号への変換処理を行い、該色差信号を
メモリに格納し、メモリから読出された色差信号に対し
、アナログ化及びクロマ信号への変換処理を行なうクロ
マ信号処理系とを備えるビデオ信号処理回路に於いて、
基準同期信号の位相を可変し、該可変された基準同期信
号からクロック信号を形成し、該クロック信号を輝度信
号処理系に供給する手段と、基準バースト信号の位相を
可変し、該可変された基準バースト信号から、カラーサ
ブキャリヤ周波数を有する信号を出力する手段と、カラ
ーサブキャリヤ周波数を有する信号と、クロマ信号信号
処理系から出力されるバースト信号の位相を比較してカ
ラーサブキャリヤ周波数の整数倍の周波数を有するクロ
ック信号を形成し、該クロック信号を上記クロマ信号信
号処理系に供給する手段とを備えた構成としている。

【００１１】

【作用】メモリには、輝度信号、色差信号が格納されて
いる。別途、供給される基準ビデオ信号から基準同期信
号が抽出され、該基準同期信号の位相がシフトされると
共に該シフトされた基準同期信号からクロック信号が形
成される。上述のシフトされた基準同期信号及びクロッ
ク信号が輝度信号処理系に供給される。

【００１２】輝度信号処理系のメモリからは、上述のク
ロック信号に基づいて再生輝度信号が読出される。この
再生輝度信号は、基準同期信号の位相シフト量に対応し
て全体的に位相がシフトされている。この再生輝度信号
に上述の位相シフトされた同期信号が挿入される。

【００１３】上述の基準ビデオ信号から基準バースト信
号が抽出され、該基準バースト信号の位相がシフトされ
る。また、位相シフトされた基準バースト信号と、クロ
マ信号信号処理系から出力されるバースト信号の位相を
比較してカラーサブキャリヤ周波数の整数倍の周波数を
有するクロック信号が形成され、該クロック信号がクロ
マ信号信号処理系に供給される。

【００１４】クロマ信号信号処理系のメモリからは、上
述の輝度信号処理系と同一のクロック信号に基づいて、
再生色差信号が読出され、その後に、クロマ信号Ｃに変
換される。

【００１５】クロマ信号信号処理系に於ける色差信号か
らクロマ信号への変換は、サブキャリヤ周波数の整数倍
の周波数を有するクロマ信号信号処理系のクロック信号
に基づいて行われる。

【００１６】基準同期信号と、基準バースト信号に対す
る位相シフト量が同一にされた場合には、再生輝度信号
と、再生クロマ信号とが同期して出力される。

【００１７】

【実施例】以下、この発明の一実施例について図１乃至
図５を参照して説明する。図１の構成に示されるように
、このビデオ信号処理回路は、基準ビデオ信号に基づい
て基準のクロック信号を形成するクロック信号形成系１
と、輝度信号Ｙに対し信号処理を行う輝度信号処理系２
と、クロマ信号Ｃに対し信号処理を行うクロマ信号処理
系３とに分けられる。

【００１８】上述のクロック信号形成系１は、更に輝度
信号処理系２に対応する信号形成系４１と、クロマ信号
処理系３に対応する信号形成系４２とから構成される。

【００１９】まず、輝度信号処理系２について説明する
。端子５を介して供給される輝度信号Ｙは、Ａ／Ｄ　コ
ンバータ６に供給される。また、端子９を介して供給さ
れるライトクロックＷＣＬＫがＡ／Ｄ　コンバータ６、
後述するメモリ部８へ夫々供給される。また、図示せぬ
もライトアドレスがメモリ部８に供給される。

【００２０】Ａ／Ｄ　コンバータ６では、上述の輝度信
号Ｙが、８ビットデータにデジタル化されて遅延回路７
に供給される。遅延回路７では、クロマ信号信号処理系
３に於いてクロマ信号Ｃから色差信号（ＲーＹ）、（Ｂ
ーＹ）へ変換するに要する時間に対応して、デジタル化
された輝度信号Ｙが遅延される。遅延された輝度信号Ｙ
がメモリ部８に供給される。

【００２１】メモリ部８では、図示せぬフイールドメモ
リを用いて、フイールド相関を利用したノイズリダクシ
ョンと、時間軸補正、いわゆるＴＢＣが、輝度信号Ｙに
対して行なわれている。

【００２２】メモリ部８には、上述のようにライトクロ
ックＷＣＬＫ及びライトアドレスが供給され、また、後
述のリードクロック形成回路２４からはリードクロック
ＲＣＬＫ及びリードアドレスが供給される。

【００２３】メモリ部８には、上述のライトクロックＷ
ＣＬＫのタイミングに基づき、ライトアドレスに従って
、現フイールドの輝度信号Ｙのデータが書込まれる。ま
た、上述のリードクロックＲＣＬＫのタイミングに基づ
き、リードアドレスに従って、直前のフイールドの輝度
信号Ｙのデータが読み出されて同期信号挿入回路９に供
給される。

【００２４】リードクロックＲＣＬＫに基づく輝度信号
Ｙのデータの読出し時には、輝度信号Ｙのデータの位相
が、図５Ｂに示されるように、例えば、進み方向に（３
μｓ）以上、遅れ方向に（１μｓ）以上、全体的には（
４μｓ）以上の範囲で変化し得る状態で読出される。従
って、輝度信号Ｙ中に含まれる水平同期信号ＨＳＹの位
相も同様に変化することになる。尚、位相の変化範囲は
、上述の（４μｓ）の数値に限定されるものではなく、
更に幅広く設定し得るものである。

【００２５】同期信号挿入回路９では、後述する同期信
号形成回路２５から供給される水平同期信号ＨＳＹ、垂
直同期信号ＶＳＹのデータが、メモリ部８から供給され
た輝度信号Ｙに含まれる水平同期信号ＨＳＹ、垂直同期
信号ＶＳＹに代えて挿入される。水平同期信号ＨＳＹ、
垂直同期信号ＶＳＹを挿入するタイミングは、例えば、
周波数が９１０ｆｈ　とされているリードクロックＲＣ
ＬＫをカウントすることで決定される。

【００２６】水平同期信号ＨＳＹ、垂直同期信号ＶＳＹ
の挿入された輝度信号Ｙは、上述のリードクロックＲＣ
ＬＫのタイミングで動作するＤ／Ａ　コンバータ１０に
てアナログ信号に変換される。アナログ信号に変換され
た輝度信号Ｙは、図５Ｂに示されるような、例えば、（
４μｓ）以上の範囲で時間軸方向に全体的に移動したも
のが得られる。この輝度信号Ｙは、端子１１から取出さ
れると共に、バースト信号分離回路３５に供給される。

【００２７】次いで、クロマ信号処理系３について説明
する。端子１３を介して供給されるクロマ信号Ｃは、Ａ
／Ｄ　コンバータ１４に供給される。

【００２８】また、端子９を介して供給されるライトク
ロックＷＣＬＫがＡ／Ｄ　コンバータ１４、後述するメ
モリ部１６へ夫々供給される。尚、図示せぬもライトア
ドレスがメモリ部１６に供給される。

【００２９】Ａ／Ｄ　コンバータ１４では、上述のクロ
マ信号Ｃが、８ビットデータにデジタル化されてデコー
ダ１５に供給される。デコーダ１５では、クロマ信号Ｃ
が、色差信号（ＲーＹ）、（ＢーＹ）に変換され、線順
次化される。この色差信号（ＲーＹ）、（ＢーＹ）は、
メモリ部１６に供給される。

【００３０】メモリ部１６の構成、作用、メモリ部１６
からの色差信号（ＲーＹ）、（ＢーＹ）のデータの読み
出し等については輝度信号処理系２に於けるメモリ部８
と同一であるので、重複する説明を省略する。

【００３１】メモリ部１６からの色差信号（ＲーＹ）、
（ＢーＹ）のデータの読み出しは、図５Ｂに示され位相
シフトされた水平同期信号ＨＳＹを含む輝度信号Ｙのデ
ータの読み出しと同期してなされ、エンコーダ１７に供
給される。従って、色差信号（ＲーＹ）、（ＢーＹ）の
データは、例えば、（４μｓ）以上の範囲で時間軸方向
に全体的に移動したものとされている。

【００３２】エンコーダ１７では、後述するＶＣＯ３４
から供給されるカラーサブキャリヤ周波数ｆｓｃの４逓
倍〔４・ｆｓｃ〕された基準クロック信号ＲＣＬＫ２を
４分周して形成される信号のタイミングに基づいて、上
述の色差信号（ＲーＹ）、（ＢーＹ）のデータが、クロ
マ信号Ｃのデータに変換される。この結果、クロマ信号
Ｃのバースト信号ＳＢＳＴ０２が基準ビデオ信号ＳＶＤ
中のバースト信号ＳＢＳＴ０１に位相ロックする。

【００３３】クロマ信号Ｃ中のバースト信号ＳＢＳＴ０
２の変化し得る範囲は、メモリ部１６からの色差信号（
ＲーＹ）、（ＢーＹ）のデータの読み出しが、メモリ部
８からの輝度信号Ｙのデータの読み出しと同期してなさ
れるため、図５Ｅの基準ビデオ信号ＳＶＤ中のバースト
信号ＳＢＳＴ０１に対して、図５Ｆ、Ｇに示されるよう
に（４μｓ）以上の範囲で変化する。

【００３４】クロマ信号Ｃは、上述の基準クロック信号
ＲＣＬＫ２のタイミングに基づいて、Ｄ／Ａ　コンバー
タ１８にてアナログ信号に変換される。アナログ信号に
変換されたクロマ信号Ｃは、例えば、（４μｓ）以上の
範囲で、時間軸方向に全体的に移動したものが得られる
。このクロマ信号Ｃは、端子１９から取出されると共に
、バースト信号分離回路３５に供給される。

【００３５】クロック信号形成系１の信号形成系４１に
ついて説明する。このクロック信号形成系１では、再生
ビデオ信号の同期信号を基準ビデオ信号ＳＶＤの同期信
号に位相ロックさせると共に、再生ビデオ信号のバース
ト信号を基準ビデオ信号ＳＶＤのバースト信号に位相ロ
ックさせる。そして、ロックされた同期信号及びバース
ト信号の位相を可変し得るようにしたものである。

【００３６】端子２０を介して供給され図５Ａに示され
る基準ビデオ信号ＳＶＤは、同期信号分離回路２１、バ
ースト信号分離回路３１に供給される。

【００３７】同期信号分離回路２１では、上述の基準ビ
デオ信号ＳＶＤから水平同期信号ＨＳＹが分離されて、
ＰＬＬ回路２２、バーストゲートパルス発生回路２７に
供給される。

【００３８】ＰＬＬ回路２２の構成が図２に示されてい
る。このＰＬＬ回路２２では、基準ビデオ信号ＳＶＤの
同期信号、例えば、水平同期信号ＨＳＹの位相シフトを
独立的に行えるものである。

【００３９】端子５１を介して供給される水平同期信号
ＨＳＹは、位相比較回路５２に供給される。また、この
位相比較回路５２には、後述する位相シフト回路５５か
ら位相シフトをなすための位相シフト信号ＳＳＦが供給
される。

【００４０】位相比較回路５２では、上述の位相シフト
信号ＳＳＦと、水平同期信号ＨＳＹとの位相比較がなさ
れ、位相差に対応する誤差信号ＥＲ１が形成される。こ
の誤差信号ＥＲ１はＶＣＯ５３に供給される。

【００４１】ＶＣＯ５３では、上述の誤差信号ＥＲ１に
基づき、位相シフト信号ＳＳＦに対応して位相シフトが
なされ、周波数が〔９１０・ｆｈ　〕のクロック信号Ｃ
ＬＫ０１が形成される。このクロック信号ＣＬＫ０１は
、上述の位相シフト信号ＳＳＦに基づいて位相シフトが
なされる。即ち、水平同期信号ＨＳＹの位置が進み方向
に（３μｓ）以上、遅れ方向に（１μｓ）以上、全体的
には（４μｓ）以上の範囲で変化するものとされている
。クロック信号ＣＬＫ０１は同期信号形成回路５４に供
給される。

【００４２】同期信号形成回路５４では、上述のクロッ
ク信号ＣＬＫ０１　が分周されて、水平同期信号ＨＳＹ
及び垂直同期信号ＶＳＹが形成されると共に、周波数が
水平走査周波数ｆｈ　とされているクロック信号ＣＬＫ
０２が形成される。この水平同期信号ＨＳＹ及び垂直同
期信号ＶＳＹは端子５６を介して同期信号分離回路２３
に供給される。また、クロック信号ＣＬＫ０２は位相シ
フト回路５５にフィードバックされる。

【００４３】位相シフト回路５５は、基準ビデオ信号Ｓ
ＶＤのバースト信号ＳＢＳＴ０１の位相を独立的に可変
するものである。位相シフト回路５５は、図示せぬもの
のモノマルチを有するものとされている。位相シフト回
路５５では、上述のクロック信号ＣＬＫ０２の位相をシ
フトさせることによって、位相シフト信号ＳＳＦが形成
される。

【００４４】位相シフト信号ＳＳＦは、図５Ｂに示され
るように、Ａ／Ｄ変換後の水平同期信号ＨＳＹを含む輝
度信号Ｙの位相を進み方向に（３μｓ）以上、遅れ方向
に（１μｓ）以上、全体的には（４μｓ）以上の範囲で
変化させるものである。

【００４５】同期信号分離回路２３では、ＰＬＬ回路２
２から供給される水平同期信号ＨＳＹが分離され、リー
ドクロック形成回路２４に供給される。

【００４６】リードクロック形成回路２４は、図示せぬ
も内部にＰＬＬを有するものである。このリードクロッ
ク形成回路２４では、信号形成回路２３から供給される
水平同期信号ＨＳＹに基づいて、周波数が〔９１０・ｆ
ｈ　〕のリードクロックＲＣＬＫが形成される。このリ
ードクロックＲＣＬＫは、前述のメモリ部８、１６、同
期信号形成回路２５、Ｄ／Ａ　コンバータ１０等に供給
される。また、図示せぬもリードアドレスも形成され、
このリードアドレスはメモリ部８に供給される。

【００４７】同期信号形成回路２５では、リードクロッ
クＲＣＬＫが分周され、この分周された信号に基づいて
、水平同期信号ＨＳＹ、垂直同期信号ＶＳＹ等が形成さ
れる。該水平同期信号ＨＳＹ、垂直同期信号ＶＳＹ等が
、所定のタイミングで同期信号挿入回路９に供給される
。

【００４８】次いで、クロック信号形成系１の信号形成
系４２について説明する。バーストゲートパルス発生回
路２７では、同期信号分離回路２１から供給される水平
同期信号ＨＳＹに基づいて、図５Ｃに示されるバースト
ゲートパルスＰＢＧが形成される。このバーストゲート
パルスＰＢＧはバースト信号分離回路３１に供給される
。

【００４９】バースト信号分離回路３１では、バースト
ゲートパルスＰＢＧの供給されるタイミングで、基準ビ
デオ信号ＳＶＤから、図５Ｅに示されるバースト信号Ｓ
ＢＳＴ０１が抜き出される。この抜き出されたバースト
信号ＳＢＳＴ０１はＰＬＬ回路３２に供給される。

【００５０】ＰＬＬ回路３２の構成が図３に示されてい
る。このＰＬＬ回路３２では、基準ビデオ信号ＳＶＤの
バースト信号ＳＢＳＴ０１の位相を独立的に可変すると
共に、後述する位相比較回路３３にてバースト信号ＳＢ
ＳＴ０４、ＳＢＳＴ０２間で正常な位相比較がなされる
ように、図５Ｄのような連続的なバースト信号ＳＢＳＴ
０４が形成される。

【００５１】端子６１を介して供給されるサブキャリヤ
周波数ｆｓｃのバースト信号ＳＢＳＴ０１は、位相比較
回路６２に供給される。また、この位相比較回路６２に
は、後述する位相シフト回路６６から位相シフトされ周
波数が〔（ｆｓｃ）／２〕の位相シフト信号ＳＳＦが供
給される。

【００５２】位相比較回路６２では、上述の位相シフト
信号ＳＳＦと、バースト信号ＳＢＳＴ０１との位相比較
がなされ、位相差に対応する誤差信号ＥＲ２が形成され
る。この誤差信号ＥＲ２はＶＣＯ６３に供給される。

【００５３】ＶＣＯ６３では、上述の誤差信号ＥＲ２に
基づき、上述の位相シフト信号ＳＳＦに対応して位相シ
フトがなされ、周波数が〔４・ｆｓｃ〕の連続波のバー
スト信号ＳＢＳＴ０２が形成され、このバースト信号Ｓ
ＢＳＴ０２は分周回路６４に供給される。

【００５４】分周回路６４では、上述のバースト信号Ｓ
ＢＳＴ０２が分周されて、周波数がサブキャリヤ周波数
ｆｓｃのバースト信号ＳＢＳＴ０４が形成される。バー
スト信号ＳＢＳＴ０４は位相比較回路３３に於ける位相
比較が正常になされるように図５Ｄの如く、波形が連続
的に形成されている。バースト信号ＳＢＳＴ０４は端子
６７を介して位相比較回路３３に供給されると共に、分
周回路６５にフィードバックされる。

【００５５】分周回路６５では、バースト信号ＳＢＳＴ
０４が分周され周波数が〔（ｆｓｃ）／２〕の信号が形
成される。この信号は上述の位相シフト回路６６に供給
される。

【００５６】位相シフト回路６６は、基準ビデオ信号Ｓ
ＶＤのバースト信号ＳＢＳＴ０１の位相を独立的に可変
するものである。位相シフト回路６６は、図示せぬもモ
ノマルチを有するものとされている。位相シフト回路６
６では、分周回路６５から供給される信号の位相をシフ
トさせることによって位相シフト信号ＳＳＦが形成され
る。

【００５７】位相シフト信号ＳＳＦは水平同期信号ＨＳ
Ｙの位相の変化に対応しており、バースト信号ＳＢＳＴ
０２の位相を進み方向に（３μｓ）以上、遅れ方向に（
１μｓ）以上、全体的には（４μｓ）以上の範囲で変化
させるものである。この位相シフト信号ＳＳＦは上述の
ように位相比較回路６２に供給される。

【００５８】位相比較回路３３では、上述のバースト信
号ＳＢＳＴ０４と、後述するバースト信号分離回路３５
から供給されるバースト信号ＳＢＳＴ０２との位相比較
がなされ、位相差に対応する誤差信号ＥＲ３が形成され
る。この誤差信号ＥＲ３はＶＣＯ３４に供給される。

【００５９】ＶＣＯ３４では、上述の誤差信号ＥＲ３に
対応して位相の調整がなされ、周波数が〔４・ｆｓｃ〕
の基準クロック信号ＲＣＬＫ２が形成される。そして、
基準クロック信号ＲＣＬＫ２は、前述のクロマ信号信号
処理系３に於けるエンコーダ１７と、Ｄ／Ａコンバータ
１８に供給される。

【００６０】図１の構成によれば、輝度信号処理系２の
出力側からから輝度信号Ｙが同期信号分離回路３５にフ
ィードバックされ、クロマ信号信号処理系３の出力側か
らクロマ信号Ｃが同期信号分離回路３５にフィードバッ
クされている。

【００６１】ここで、同期信号分離回路３５、位相比較
回路３３、ＶＣＯ３４、輝度信号処理系２及びクロマ信
号信号処理系３とは帰還ＰＬＬ回路４４を構成している
。

【００６２】ＰＬＬ回路３２と帰還ＰＬＬ回路４４との
２つのＰＬＬループによって、輝度信号Ｙのズレに対応
した位相の基準クロック信号ＲＣＬＫ２を得ることがで
きる。

【００６３】再生ビデオ信号のバースト信号ＳＢＳＴ０
２の位相を、基準ビデオ信号ＳＶＤのバースト信号ＳＢ
ＳＴ０１の位相にロックさせるために、クロマ信号処理
系３のエンコーダ１７には、周波数が〔ｎ・ｆｓｃ：ｎ
は整数で、例えば、ｎ＝４、またｆｓｃはサブキャリヤ
周波数を表している〕とされている基準クロック信号Ｒ
ＣＬＫ２が必要である。

【００６４】ところで、基準クロック信号ＲＣＬＫ２に
基づいて、再生ビデオ信号のバースト信号ＳＢＳＴ０の
位相を基準ビデオ信号ＳＶＤのバースト信号ＳＢＳＴ０
１の位相にロックさせる時、エンコーダ１７にて基準ク
ロック信号ＲＣＬＫ２を（１／４）に分周した時点で、
基準ビデオ信号ＳＶＤのバースト信号ＳＢＳＴ０１の位
相は、４通り成り立ってしまう。

【００６５】そこで、これを解決するため、クロマ信号
信号処理系３から出力されたクロマ信号Ｃからバースト
信号ＳＢＳＴ０２を抽出し、基準ビデオ信号ＳＶＤのバ
ースト信号ＳＢＳＴ０１の位相を制御している。

【００６６】バースト信号分離回路３５の構成が図４に
示されている。このバースト信号分離回路３５では、輝
度信号処理系２から出力された輝度信号Ｙと、クロマ信
号信号処理系３から出力されたクロマ信号Ｃとからバー
スト信号ＳＢＳＴ０２を分離している。

【００６７】端子７２を介して、輝度信号処理系２から
出力される輝度信号Ｙが供給され、この輝度信号Ｙは同
期信号分離回路７４に供給される。

【００６８】同期信号分離回路７４では、水平同期信号
ＨＳＹが分離されてバーストゲートパルス発生回路７５
に供給される。この水平同期信号ＨＳＹは、前述したよ
うに図５Ｂに示されるように進み方向に（３μｓ）以上
、遅れ方向に（１μｓ）以上、全体的には（４μｓ）以
上の範囲で位相シフトしている。

【００６９】クロマ信号Ｃは輝度信号Ｙと同期している
ことから、クロマ信号Ｃの変化し得る範囲は、図５Ｆ、
Ｇに示されるように（４μｓ）以上となる。

【００７０】バーストゲートパルス発生回路７５では、
上述の水平同期信号ＨＳＹに基づいて、図５Ｈに示され
るようなバーストゲートパルスＰＢＧが形成され、バー
スト信号分離回路７３に供給される。このバーストゲー
トパルスＰＢＧは、輝度信号Ｙと同期し且つ（４μｓ）
以上の範囲で変化しているクロマ信号Ｃのバースト信号
を抽出し得るようなものとされている。

【００７１】また、端子７１を介して、クロマ信号信号
処理系３から出力されるクロマ信号Ｃが供給され、この
クロマ信号Ｃはバースト信号分離回路７３に供給される
。

【００７２】バースト信号分離回路７３では、上述のバ
ーストゲートパルスＰＢＧのタイミングに基づいて、ク
ロマ信号Ｃから（４μｓ）の範囲内で変化しているバー
スト信号ＳＢＳＴ０２が抽出される。このバースト信号
ＳＢＳＴ０２は、端子７５を介して位相比較回路３３に
供給される。

【００７３】この一実施例では、基準ビデオ信号ＳＶＤ
から抽出された水平同期信号ＨＳＹに対して所定の位相
シフトを施し、該所定の位相シフトの施された水平同期
信号ＨＳＹによってリードクロックＲＣＬＫを形成し、
該リードクロックＲＣＬＫに基づいて、メモリ部８に格
納されている輝度信号Ｙと、メモリ部１６に格納されて
いる色差信号（ＲーＹ）、（ＢーＹ）とを読出し、読出
された再生輝度信号Ｙ中に所定の位相シフトのなされて
いる水平同期信号ＨＳＹを挿入し、また、基準ビデオ信
号ＳＶＤから抽出されたバースト信号ＳＢＳＴ０１に対
して所定の位相シフトを施し、該所定の位相シフトの施
されたバースト信号ＳＢＳＴ０１と出力側からフィード
バックされるバースト信号ＳＢＳＴ０２によって基準ク
ロック信号ＲＣＬＫ２を形成し、該基準クロック信号Ｒ
ＣＬＫ２に基づいて、色差信号（ＲーＹ）、（ＢーＹ）
をクロマ信号Ｃに変換しているので、輝度信号Ｙ及びク
ロマ信号Ｃで構成される再生ビデオ信号を、基準ビデオ
信号ＳＶＤに対し位相ロックさせることができ、また、
再生ビデオ信号中の水平同期信号ＨＳＹ及び、バースト
信号ＳＢＳＴ０２とクロマ信号Ｃを、基準ビデオ信号Ｓ
ＶＤ中の水平同期信号ＨＳＹ及び、バースト信号ＳＢＳ
Ｔ０１とクロマ信号Ｃに位相ロックさせることができる
。

【００７４】そして、ＰＬＬ回路２２に位相シフト回路
５５、ＰＬＬ回路３２に位相シフト回路６６が、夫々設
けられているので、再生ビデオ信号と基準ビデオ信号が
位相ロックした状態で、基準ビデオ信号ＳＶＤの水平同
期信号ＨＳＹ及びバースト信号ＳＢＳＴ０４の位相を独
立的にシフトすることができる。

【００７５】更に、クロマ信号処理系３のエンコーダ１
７に供給される基準クロック信号ＲＣＬＫ２の周波数が
〔ｎ・ｆｓｃ〕であっても、出力側からフィードバック
されるバースト信号ＳＢＳＴ０２と基準ビデオ信号ＳＶ
Ｄのバースト信号ＳＢＳＴ０１の位相比較がなされるた
め、回路に汎用性を持たせることができる。

【００７６】この一実施例では、同期信号挿入回路９は
、デジタル処理系で行なう例について説明しているが、
これに限定されるものではなく、例えば、同期信号分離
回路２３で分離された水平同期信号ＨＳＹを、時間合わ
せしてＤ／Ａ　変換後のアナログ信号系でおこなうよう
にしても良い。

【００７７】

【発明の効果】この発明にかかるビデオ信号処理回路に
よれば、再生ビデオ信号を基準ビデオ信号に対して位相
ロックさせることができるという効果があり、更に、再
生ビデオ信号と基準ビデオ信号が位相ロックした状態で
、基準ビデオ信号の水平同期信号及び、バースト信号と
クロマ信号の位相を変えることができるという効果があ
る。

【図面の簡単な説明】

【図１】この発明に係るビデオ信号処理回路の一実施例
を示すブロック図である。

【図２】ＰＬＬ回路を示すブロック図である。

【図３】ＰＬＬ回路を示すブロック図である。

【図４】バースト信号分離回路を示すブロック図である
。

【図５】回路動作を示すタイミングチャートである。

【符号の説明】

２　　輝度信号処理系 ３　　クロマ信号処理系 ８、１６　　メモリ部 ９　　同期信号挿入回路 １５　　デコーダ １７　　エンコーダ ２２、３２　　ＰＬＬ回路 ２３　　同期信号分離回路 ２４　　リードクロック形成回路 ３３　　位相比較回路 ３４　　ＶＣＯ ４４　　帰還ＰＬＬ回路 Ｙ　　輝度信号 Ｃ　　クロマ信号 ＲＣＬＫ　　リードクロック ＲＣＬＫ２　　基準クロック信号

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　輝度信号とクロマ信号とが供給され、
   上記輝度信号をデジタル化してメモリに格納し、上記メ
   モリから読出された輝度信号のデータに同期信号を挿入
   してアナログ化する輝度信号処理系と、上記クロマ信号
   に対し、デジタル化及び色差信号への変換処理を行い、
   該色差信号をメモリに格納し、上記メモリから読出され
   た上記色差信号に対し、アナログ化及びクロマ信号への
   変換処理を行なうクロマ信号処理系とを備えるビデオ信
   号処理回路に於いて、基準同期信号の位相を可変し、該
   可変された基準同期信号からクロック信号を形成し、該
   クロック信号を上記輝度信号処理系に供給する手段と、
   基準バースト信号の位相を可変し、該可変された基準バ
   ースト信号から、カラーサブキャリヤ周波数を有する信
   号を出力する手段と、上記カラーサブキャリヤ周波数を
   有する信号と、上記クロマ信号信号処理系から出力され
   るバースト信号の位相を比較してカラーサブキャリヤ周
   波数の整数倍の周波数を有するクロック信号を形成し、
   該クロック信号を上記クロマ信号信号処理系に供給する
   手段とを備えることを特徴とするビデオ信号処理回路。