JPH01181540A - Ｔａｂパツケージ - Google Patents

Ｔａｂパツケージ

Info

Publication number
JPH01181540A
JPH01181540A JP63289037A JP28903788A JPH01181540A JP H01181540 A JPH01181540 A JP H01181540A JP 63289037 A JP63289037 A JP 63289037A JP 28903788 A JP28903788 A JP 28903788A JP H01181540 A JPH01181540 A JP H01181540A
Authority
JP
Japan
Prior art keywords
chip
tab
package
capacitor
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63289037A
Other languages
English (en)
Other versions
JPH0534826B2 (ja
Inventor
Richard F Frankeny
リチヤード・フランシス・フランケニイ
James M Rakes
ジエームズ・ミツチエル・ラーケス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH01181540A publication Critical patent/JPH01181540A/ja
Publication of JPH0534826B2 publication Critical patent/JPH0534826B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/453—Leadframes comprising flexible metallic tapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W44/00—Electrical arrangements for controlling or matching impedance
    • H10W44/601—Capacitive arrangements

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 本発明は、電子デバイスのパッケージングに関するもの
で、特に、半導体チップ・デバイスのＴＡＢ（テープ・
オートメ−ティラド・ボンディング）パフケージングの
改良に関するものであり、多数の出力線を有するこうし
たデバイスに特に有用である。
Ｂ、従来技術 従来のＴＡＢパッケージングについては、当技術分野で
よく知られている。通常、リール状の装置に保存するた
め、幅より長さがはるかに大きい重合体皮膜に等間隔に
開口部を設ける。従来技術を使用して、導電性の線を、
端部を開口部に向けて片持ちにして、各開口部の周囲に
設ける。次に、これらの端部を、たとえば米国特許第３
８８７７８３号明細書に示されているように、各開口部
ごとに１つずつ半導体デバイスに適宜取り付ける。
ＴＡＢパッケージは、一般に多数の入出力接続を有する
チップのパッケージングを可能にし、大量処理用に容易
に自動化することができる。しかし、このようなパッケ
ージは、ピン・グリッド・アレイ・パフケージングに使
用されるような、相当する従来技術の接続技法よりも、
接続リード線のインダクタンスが高くなる。
ＩＢＭテクニカル・ディスクローシャープルチン（ＩＢ
Ｍ　Ｔｅｃｈｎｉｃａｌ　Ｄｉｓｃｌｏｓｕｒｅ　Ｂｕ
ｌｌｅｔｉｎ）　ＮＶｏｌ、２８、Ｎｏ、７．１９８５
年１２月、ｐ。
２８２７は、低インダクタンス減結合コンデンサ接続に
関するもので、コンデンサをモジュール上のチップの四
隅に置くことを開示している。
米国特許第４５７７２１４号明細書は、パッケージ中に
低インダクタンスの電力／接地リード線を有する半導体
パッケージを開示しており、コンデンサを使用している
。同様に、米国特許、第４５９８３０７号明細書では、
集積回路チップにできるだけ近接させて、バイパス・コ
ンデンサを取り付ける必要のあることを認め、コンデン
サの取付けに、デュアル・インライン・パッケージの特
定の使用していない領域を利用してい−る。
米国特許第４５３７４７２号明細書には、テープのフレ
ーム内に１つの論理チップを有する従来技術とは異なり
、複数のＴＡＢデバイスを相互接続することが開示され
ている。さらに、能動集積回路チップ・デバイスの下側
から、実質的に剛性の基板上に形成したリード・パター
ンに接続する手段を開示している。
Ｃ０発明が解決すべき問題点 本発明の目的は、ＴＡＢパッケージのリード線インダク
タンスの問題を解決するための技術を提供することであ
る。
Ｄ０問題点を解決するための手段 本発明は、ハイ・ゲート・カウント集積回路のＴＡＢパ
ッケージに関するもので、ＴＡＢパッケージの重合体層
を使ってチップへ向かう電力リード線と接地リード線の
間に１個または複数の減結合コンデンサを支持すること
により、リード線のインダクタンスが高いというマイナ
スの特性を相殺する手段を提供する。表面装着可能なコ
ンデンサ及びＴＡＢパッケージの第１Ｈに取り付けた皮
膜コンデンサが使用できる。この発明は、それによって
ＴＡＢパッケージの性能特性を大幅に向上させる。
ＴＡＢパッケージ上の電力リード線及び接地リード線の
インダクタンスは、多数の同時スイッチング・ドライバ
（ＳＳＤ）または多数の内部ゲートのスイッチングによ
って大きな開閉電流（ｄ　ｉ／ｄｔ）が加わるとき、パ
ッケージに通じるリード線の両端間に電圧降下を生じる
。ＴＡＢパッケージは、この特性により高性能用途での
使用が限定され、はるかに高価なパッケージが必要にな
る。
本発明はＴＡＢパッケージの重合体層を使用して、電力
リード線と接地リード線の間でコンデンサを支持するこ
とにより、パッケージの価格の上昇を避けることができ
る。
Ｅ、実施例 第２図に本発明のＴＡＢパッケージ中のコンデンサの機
能を説明する回路を示す。集積回路チップ・デバイス８
を破線で示す。電力リード線１０と接地リード線１２が
チップ・デバイス８とプリント回路板（図示せず）を接
続する。コンデンサ１６は、電力線１０と接地線１２の
間に取り付けられている。
第２のコンデンサ１８は、負荷を駆動するため過渡電流
を供給し、これによりデバイスのリード線の両端間での
電圧降下を大幅に減少させる。コンデンサ１８は、表面
装着チップでも、ＴＡＢパッケージの重合体層（図示せ
ず）に直接接続された皮膜コンデンサでもよい。相補ド
ライバ２２及び２４は、ドライブ・バイポーラ・トラン
ジスタでもＦＥＴでもよく、これはチップ外の出力デバ
イスのドライバ段である。信号線２６は、コンデンサ２
８で代表されるチップ外の負荷に接続されている。ドラ
イバ２２及び２４の前の論理回路は、図示されていない
。チップ上の電力バス３０及び３２は、多数のドライバ
段に給電し、２２及び２４はその１つを表わすにすぎな
い。多数のドライバが同時に切り換わると、コンデンサ
１８により過渡電流が供給され、そのためＴ　Ａ　Ｂ　
Ｕ−ド線のインダクタンス３４．３Ｂによる電圧降下が
減少する。
チップ上のバス３０．３２のインダクタンスは３４．３
８よりはるかに小さいので、過渡電圧は最小になる。信
号線２６は、チップ外の負荷（コンデンサ２８）に給電
する単一のＴＡＢ信号線である。戻り接地リード線３８
は、単一の信号リード線より多くの電流を流す。本発明
は、多数のドライバの電流を流すインダクタンス入力バ
ス３４．３６の作用を中和するための減結合コンデンサ
１６をＴＡＢパッケージの構造の中に組み込むものであ
る。
第１図は、半導体デバイスを取り付ける側の反対側から
見たＴＡＢパッケージを示す。４個のコンデンサ５２．
５４．５６．５８が、従来技術によって柔軟な絶縁性重
合体層６４の四隅に形成された電力線６０及び接地線６
２の間に取り付けられている。電力入力リード線８０．
Ｅ３２を平行にかつ近接して配置すると、磁束を相殺す
ることによりＴＡＢリード線の有効インダクタンスが減
少し、プリント回路カード上のコンデンサ（第１図、１
６）に戻るパスのインピーダンスが低下する。
第３図は、第２図の線３−３の断面図で、コンデンサ５
８、電力線６０、接地線６２、重合体皮膜６４及び能動
集積回路デバイス７０の一隅を示す。
第４図は、やはり能動集積回路デバイスを取り付ける側
の反対側から見たＴＡＢパッケージの平面図である。こ
の配置によりチップの設計者は、すべての電力リード線
をチップ・デバイスの外周上で接続するという従来の制
約条件とは異なり、チップ（見えない）の下側に電力リ
ード線をアレイ形式で配置することができる。重合体層
６４の開口部７２．７４により、電力入力線７６及び接
地線７８からチップへの接続が可能になる。コンデンサ
８０は、先に第２図に関して説明したように、電力線７
２と接地線７４の間に取り付けられる。
第５図は、第４図の線５−５の断面図で、集積回路チッ
プ・デバイス７０、重合体皮膜層６４の一部分、チップ
７０に接続した接地線７８、及び電力線７６を示す。コ
ンデンサ８０は、電力線７６と接地線７８の間に取り付
けられている。このような配置により、チップの内部接
続、すなわちチップの外周より内側の領域への接続が可
能となり、従来のＴＡＢパブケージング技術が改善され
る。さらに、第４図及び第５図に示すような配置により
、電圧線と接地線をチップの中央に接続することを必要
とする設計者がパッケージを半導体デバイスに合わせて
電気的に調節することが可能となる。
この改良により、電圧線と接地線が第４図に示すように
側面から、または四隅からＴＡＢチップ・デバイスに入
ることができる。チップ全体にわたって接触面積が増大
するため、使用できる減結合コンデンサも大きくなる。
バスを四隅に設けることにより（第４図には示さず）、
信号配線領域を使用せずに低いインダクタンス入力が可
能になる。
コーナ配線がおそらく上記のコンデンサ取付は法に好ま
しい電力取入れ方法である。
第６図は、第５図に示すパッケージの重合体皮膜６４の
一部分の概略平面図である。集積回路チップ・デバイス
８の「フットプリント」を破線で示す。第５図に示す内
部電力線及び接地線をチップに接続させるための開口部
７２及び７４の他に、チップと重合体皮膜６４上に形成
した内部導体（図示せず）との間に従来の電気的接続を
行なうための４つの周囲開口部８４が示されている。外
部リード線、重合体皮膜６４上に形成した導体の端部、
及びプリント回路カード基板の表面上の導電性゛ランド
の電気的相互接続のための開口部８８が設けられている
。
第７図は、第３図の５８または第５図の８０に類似する
減結合コンデンサ９０と、集積回路デバイス９５を含む
ＴＡＢデバイス９６を装着する回路板の内面との接続の
概略図である。プリント回路板１００は、内部電力面１
０４及び接地面１０８を含む。メツキしたスルー・ホー
ル１１０，１１４も設けられている。コンデンサ９０は
、本発明のＴＡＢパッケージの導電性ランド１２０．１
２２に接続されている。ランド１３０及び１３２は、重
合体皮膜６４の表面上にある。デバイス９５は、ＴＡＢ
パッケージの重合体層に支持される導体（見えない）に
取り付けられる。
図は、例示のためのものにすぎず、当業者には理解され
るように、電力線及び接地線の実際の配置とコンデンサ
の配置は、集積回路チップ・デバイスの設計及び意図す
る機能に応じて変わる。
【図面の簡単な説明】
第１図は、本発明の基本概念を示す回路図、第２図は、
重合体層上に取り付けた表面装着可能コンデンサを有す
るＴＡＢパッケージの平面図、第３図は、第２図の線３
−３の断面図、第４図は、入出力アレイの集積回路チッ
プへの接続を可能にするように重合体層上に取り付けた
コンデンサの平面図、第５図は、第４図の線５−５の断
面図、第６図は、本発明によるＴＡＢパッケージの重合
体層中の開口部の構造を示す図、第７図は、本発明のＴ
ＡＢパッケージの多面プリント回路カードへの電気的接
続を示す概略図である。 ８．７０．９８・・・・集積回路デバイス、１６．１８
．２８．５２．５４．５６．５８．８０．９０・・・・
コンデンサ、１０．６０．７６・・・・電力線、１２．
６２．７８・・・・接地線、６４・・・・重合体皮膜。 ５２、５４．５６．５１−　　フンデー／ワＦＩＧ、１ ＦＩＧ、　　７

Claims (1)

  1. 【特許請求の範囲】 　重合体層上に形成された信号用、電力用及び接地用の
    リード線のパターンと、これらのリード線に接続された
    集積回路デバイスとを有するＴＡＢパッケージにおいて
    、 上記電力用及び接地用のリード線の間に取り付けられた
    減結合コンデンサを有することを特徴とするＴＡＢパッ
    ケージ。
JP63289037A 1988-01-15 1988-11-17 Ｔａｂパツケージ Granted JPH01181540A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US145808 1988-01-15
US07/145,808 US4903113A (en) 1988-01-15 1988-01-15 Enhanced tab package

Publications (2)

Publication Number Publication Date
JPH01181540A true JPH01181540A (ja) 1989-07-19
JPH0534826B2 JPH0534826B2 (ja) 1993-05-25

Family

ID=22514647

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63289037A Granted JPH01181540A (ja) 1988-01-15 1988-11-17 Ｔａｂパツケージ

Country Status (4)

Country Link
US (1) US4903113A (ja)
EP (1) EP0324244B1 (ja)
JP (1) JPH01181540A (ja)
DE (1) DE3852291T2 (ja)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5068712A (en) * 1988-09-20 1991-11-26 Hitachi, Ltd. Semiconductor device
US5072283A (en) * 1988-04-12 1991-12-10 Bolger Justin C Pre-formed chip carrier cavity package
US5687109A (en) * 1988-05-31 1997-11-11 Micron Technology, Inc. Integrated circuit module having on-chip surge capacitors
US5640762A (en) 1988-09-30 1997-06-24 Micron Technology, Inc. Method and apparatus for manufacturing known good semiconductor die
US4992850A (en) * 1989-02-15 1991-02-12 Micron Technology, Inc. Directly bonded simm module
USRE36325E (en) * 1988-09-30 1999-10-05 Micron Technology, Inc. Directly bonded SIMM module
US5121053A (en) * 1988-10-11 1992-06-09 Hewlett-Packard Company Tab frame and process of testing same
US4992849A (en) * 1989-02-15 1991-02-12 Micron Technology, Inc. Directly bonded board multiple integrated circuit module
US5255156A (en) * 1989-02-22 1993-10-19 The Boeing Company Bonding pad interconnection on a multiple chip module having minimum channel width
US5459634A (en) * 1989-05-15 1995-10-17 Rogers Corporation Area array interconnect device and method of manufacture thereof
JPH0336614A (ja) * 1989-07-03 1991-02-18 Mitsumi Electric Co Ltd 回路モジュール
JP2751450B2 (ja) * 1989-08-28 1998-05-18 セイコーエプソン株式会社 テープキャリアの実装構造及びその実装方法
US5053922A (en) * 1989-08-31 1991-10-01 Hewlett-Packard Company Demountable tape-automated bonding system
US5142444A (en) * 1989-08-31 1992-08-25 Hewlett-Packard Company Demountable tape-automated bonding system
US5156983A (en) * 1989-10-26 1992-10-20 Digtial Equipment Corporation Method of manufacturing tape automated bonding semiconductor package
US5006963A (en) * 1989-12-18 1991-04-09 Mcdonnell Douglas Corporation Selectable chip carrier
US5200642A (en) * 1989-12-19 1993-04-06 Lsi Logic Corporation Internal capacitor arrangement for semiconductor device assembly
US5313102A (en) * 1989-12-22 1994-05-17 Texas Instruments Incorporated Integrated circuit device having a polyimide moisture barrier coating
US5200364A (en) * 1990-01-26 1993-04-06 Texas Instruments Incorporated Packaged integrated circuit with encapsulated electronic devices
US5006486A (en) * 1990-01-29 1991-04-09 Motorola, Inc. Direct contact TAB method
US5031025A (en) * 1990-02-20 1991-07-09 Unisys Corporation Hermetic single chip integrated circuit package
JPH0727927B2 (ja) * 1990-03-12 1995-03-29 株式会社東芝 テープキャリア
JPH03283459A (ja) * 1990-03-30 1991-12-13 Hitachi Ltd 半導体集積回路装置
FR2668651A1 (fr) * 1990-10-29 1992-04-30 Sgs Thomson Microelectronics Circuit integre a boitier moule comprenant un dispositif de reduction de l'impedance dynamique.
JPH0828394B2 (ja) * 1990-11-28 1996-03-21 三菱電機株式会社 半導体装置
US5140496A (en) * 1991-01-02 1992-08-18 Honeywell, Inc. Direct microcircuit decoupling
US6219908B1 (en) * 1991-06-04 2001-04-24 Micron Technology, Inc. Method and apparatus for manufacturing known good semiconductor die
US5309324A (en) * 1991-11-26 1994-05-03 Herandez Jorge M Device for interconnecting integrated circuit packages to circuit boards
US5212402A (en) * 1992-02-14 1993-05-18 Motorola, Inc. Semiconductor device with integral decoupling capacitor
JP3138539B2 (ja) * 1992-06-30 2001-02-26 三菱電機株式会社 半導体装置及びｃｏｂ基板
US5311057A (en) * 1992-11-27 1994-05-10 Motorola Inc. Lead-on-chip semiconductor device and method for making the same
US5367763A (en) * 1993-09-30 1994-11-29 Atmel Corporation TAB testing of area array interconnected chips
GB2284928B (en) * 1993-12-17 1997-07-30 Michael Lawrence Mcgeary Laminated tape
US6127196A (en) * 1995-09-29 2000-10-03 Intel Corporation Method for testing a tape carrier package
SG83700A1 (en) * 1999-01-28 2001-10-16 United Microelectronics Corp Multi-chip chip scale package
JP3615126B2 (ja) 2000-07-11 2005-01-26 寛治 大塚 半導体回路装置
US7190069B2 (en) * 2001-10-02 2007-03-13 Cardiac Pacemakers, Inc. Method and system of tape automated bonding

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5636147A (en) * 1979-08-31 1981-04-09 Matsushita Electric Ind Co Ltd Semiconductor device and its manufacture

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2205800B1 (ja) * 1972-11-09 1976-08-20 Honeywell Bull Soc Ind
JPS5546572A (en) * 1978-09-30 1980-04-01 Toshiba Corp Tape carrier for mounting integrated circuit chips
JPS5854499B2 (ja) * 1979-03-20 1983-12-05 富士通株式会社 半導体装置の製造方法
US4577214A (en) * 1981-05-06 1986-03-18 At&T Bell Laboratories Low-inductance power/ground distribution in a package for a semiconductor chip
USH416H (en) * 1981-08-31 1988-01-05 Rogers Corporation High capacitance flexible circuit
US4587548A (en) * 1982-04-26 1986-05-06 Amp Incorporated Lead frame with fusible links
JPS5954249A (ja) * 1982-09-22 1984-03-29 Fujitsu Ltd 半導体装置
US4551746A (en) * 1982-10-05 1985-11-05 Mayo Foundation Leadless chip carrier apparatus providing an improved transmission line environment and improved heat dissipation
US4539472A (en) * 1984-01-06 1985-09-03 Horizon Technology, Inc. Data processing card system and method of forming same
US4647959A (en) * 1985-05-20 1987-03-03 Tektronix, Inc. Integrated circuit package, and method of forming an integrated circuit package
US4774635A (en) * 1986-05-27 1988-09-27 American Telephone And Telegraph Company At&T Bell Laboratories Semiconductor package with high density I/O lead connection

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5636147A (en) * 1979-08-31 1981-04-09 Matsushita Electric Ind Co Ltd Semiconductor device and its manufacture

Also Published As

Publication number Publication date
EP0324244B1 (en) 1994-11-30
EP0324244A3 (en) 1990-04-25
DE3852291D1 (de) 1995-01-12
JPH0534826B2 (ja) 1993-05-25
EP0324244A2 (en) 1989-07-19
DE3852291T2 (de) 1995-05-24
US4903113A (en) 1990-02-20

Similar Documents

Publication Publication Date Title
JPH01181540A (ja) Ｔａｂパツケージ
US4744008A (en) Flexible film chip carrier with decoupling capacitors
US4975761A (en) High performance plastic encapsulated package for integrated circuit die
US5656856A (en) Reduced noise semiconductor package stack
CN1139116C (zh) 集成电路封装及具有该封装的计算机系统
US5834832A (en) Packing structure of semiconductor packages
US5734198A (en) Multi-layer lead frame for a semiconductor device
US6667560B2 (en) Board on chip ball grid array
JP3051011B2 (ja) パワ−モジュ−ル
EP0268260B1 (en) Flexible film chip carrier with decoupling capacitors
US5606199A (en) Resin-molded type semiconductor device with tape carrier connection between chip electrodes and inner leads of lead frame
KR100271860B1 (ko) 메모리모듈 및 ic카드
JPH08504060A (ja) Ｉｃマイクロプロセッサ用で、構造的にｉｃマイクロプロセッサに組み合わされたｉｃメモリー積層を含むモジュール
US6124630A (en) Multi-layer lead frame for a semiconductor device
US6717257B2 (en) Lead frame decoupling capacitor, semiconductor device packages including the same and methods
KR960032705A (ko) 반도체 집적회로장치
JP2541532B2 (ja) 半導体モジュ―ル
JP2819775B2 (ja) 混成集積回路装置
JP3259217B2 (ja) ノイズ低減パッケージ
JP2001077230A (ja) リードフレーム及びそれを用いた半導体装置実装体
JPS63258054A (ja) 半導体集積回路装置
KR100206975B1 (ko) 반도체 패키지
JPS6025755Y2 (ja) 混成メモリ装置
JPS5861652A (ja) 半導体装置
JPH03261079A (ja) 混成集積回路